eda實訓(xùn)報告-資料下載頁
2025-09-28 08:06本頁面
【導(dǎo)讀】心技術(shù)之一，是現(xiàn)代集成系統(tǒng)設(shè)計的重要方法。它是在計算機(jī)的輔助下完成電子產(chǎn)品。設(shè)計方案的輸入、處理、仿真和下載的一種硬件設(shè)計技術(shù)。對于理工科類的大學(xué)生，學(xué)習(xí)和掌握EDA技術(shù)，是非常有必要的。由于EDA課程具有極強(qiáng)的工程實踐性，所以配合理論教學(xué)，同時開設(shè)了EDA實驗課。為此筆者結(jié)合課堂教學(xué)的相關(guān)內(nèi)容，編寫了這本實驗指導(dǎo)書。輯實驗和數(shù)字系統(tǒng)實驗，計算機(jī)接口類實驗，自動控制類實驗以及應(yīng)用類實驗。除完成教學(xué)內(nèi)容規(guī)定的實驗外，還可自主選做難度較大的實驗。面，進(jìn)一步深化對數(shù)字邏輯、計算機(jī)接口和通信以及可編程邏輯器件等知識的理解，利用m序列產(chǎn)生程序完成整個工程和仿真.基本掌握電子系統(tǒng)常用模塊VHDL或Verilog硬件描述語言編程。了解功能仿真的方法、把實驗結(jié)果寫成實驗報告。Altera®QuartusII設(shè)計軟件提供完整的多平臺設(shè)計環(huán)境，能夠直接滿足特定設(shè)計需要，QuartusII軟件含有FPGA和CPLD設(shè)計。軟件操作步驟見《FPGA設(shè)計基礎(chǔ)》，王傳新編著，高等教育出版社，2020年出版。
【正文】 ~LFSR[1]。 end end //******************** // y????? //******************** always @(posedge clk ) begin if (!reset) begin LFSR1=1539。b000000000000000。 end else if (sel==239。b00) begin LFSR1[0] = ~LFSR1[1] ^ LFSR1[4]。 LFSR1[4:1] = LFSR1[3:0]。 y=~LFSR1[3]。 end else if (sel==239。b01) begin LFSR1[0] = ~LFSR1[1] ^ LFSR1[2] ^ LFSR1[3] ^ LFSR1[7]。 LFSR1[7:1] = LFSR1[6:0]。 y=~LFSR1[7]。 end else if (sel==239。b10) begin LFSR1[0] = ~LFSR1[1] ^ LFSR1[10]。 LFSR1[10:1] = LFSR1[9:0]。 y=~LFSR1[0]。 end else begin LFSR1[0] = ~LFSR1[0] ^ LFSR1[14]。 LFSR1[14:1] = LFSR1[13:0]。 y=~LFSR1[7]。 end end endmodule 6 完成 序列的編寫和生成圖形文件 7 仿真結(jié)果 基于 LPM 可定制宏功能的數(shù)字邏輯電路 Quartus II 設(shè)計 實訓(xùn)題 應(yīng)用 Quartus II 宏功能模塊元件 74283 設(shè)計 8 位并行加法器 1 實驗?zāi)康模?掌握 Quartus II 的圖形輸入法和仿真過程 （ 1） 掌握 Quartus II 宏功能模塊 圖形輸入法 （ 2） 熟悉 仿真方法 2 實驗內(nèi)容： 應(yīng)用 Quartus II 宏功能模塊元件 74283 設(shè)計 8 位并行加法器 3 實驗要求 掌握 宏功能模塊元件 74283 輸入法；熟悉仿真方法 ；理解功能仿真的方法。完成實驗報告 4 8 位并行加法器原理圖 5 生成圖形 6 仿真結(jié)果 實驗二 ：數(shù)字系統(tǒng)各模塊設(shè)計方法和數(shù)字系統(tǒng)設(shè)計題目介紹 實驗?zāi)康模? 1． 學(xué)習(xí) QuartusII軟件的基本操作； 2． 學(xué)習(xí)使用原理圖、文本文件進(jìn)行設(shè)計輸入； 3． 初步掌握器件設(shè)計、編譯、仿真和編程的過程； 4． 學(xué)習(xí)掌握教學(xué)實驗板的使用方法； 實驗內(nèi)容： 數(shù)字鐘設(shè)計 一、 題目要求 : (1)數(shù)字鐘功能 :數(shù)字鐘的時間為 24 小時一個周期 。數(shù)字鐘須顯示時、分、秒。 (2)校時功能：可以分別對時、分、秒進(jìn)行單獨校時，使其調(diào)整到標(biāo)準(zhǔn)時間。 (3)擴(kuò)展功能：整點報時系統(tǒng)。設(shè)計整點報時電路，每當(dāng)數(shù)字鐘計時 59 分 50 秒時開始報時，并發(fā)出鳴叫聲，到達(dá)整點時鳴叫結(jié)束，鳴叫頻率為 100Hz （使用原理圖或者文本文件進(jìn)行設(shè)計輸入） 二、 設(shè)計原理及效果： 單元模塊設(shè)計 分頻計模塊設(shè)計 計數(shù)模塊設(shè)計（秒 60 進(jìn)制計數(shù)模塊、分 60進(jìn)制模塊、時 24 進(jìn)制模塊以及日月年） 數(shù)據(jù)選擇模塊設(shè)計 顯示模塊設(shè)計 總電路原理圖： 文本文件 【 1】利用 74160 獲得 1HZ 頻率模塊 【 2】 60 進(jìn)制模塊 【 3】 24|12 進(jìn)制模塊 【 3】控制邏輯模塊 【 6】頂層實體 電路仿真 實驗三：用 multisim進(jìn)行仿真 1. 直流工作點分析 2．交流工作點分析
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1