【正文】 用于鎖定目標存儲器地址。 IDSEL: 初始化設備選擇。在參數配臵讀寫傳輸期間 ,用作設備配臵寄存器的片選信號。 DEVSEL :設備選擇信號。該信號有效時 , 表明總線上某設備被選中 。 仲裁信號 REQ :總線占用請求信號。任何主控器都有它自己的REQ信號。 GNT :總線占用允許信號 ,指明總線占用請求已被響應。任何主設備都有自己的 GNT。 ?總線命令 總線命令在 地址期 C/BE[3::0]線有效時被譯碼， 表明事務的類型 0000 中斷確認 中斷識別命令 0001 特殊周期 提供在 PCI上的簡單廣播機制 0010 I/O讀 從 I/O口地址中讀數據 0011 I/O寫 向 I/O地址空間寫數據 0110 存儲器讀 從內存空間中讀出數據 0111 存儲器寫 向內存空間寫入數據 1100 多重存儲器讀 只要 FRAME有效 ,就應保持存儲器管道連續(xù) , 以便大量傳輸數據 ?數據傳輸 Master臵 REQ ?仲裁器許可（ GNT） ?FRAME, AD放 slave地址， C/BE放命令信號 ?地址譯碼， slave臵 DEVSEL ?IRDY， TRDY ?AD放數據 ?master只剩最后一組數據時將 FRAME臵高 ?放開 IRDY釋放總線控制權 ?數據傳輸 數據傳輸由啟動方（主控）和目標方（從控）共同完成 所有事件在 時鐘下降沿同步 ，在 時鐘上升沿對信號線采樣 系統(tǒng)時鐘 標志傳輸開始與結束 地址 /數據復用總線 命令 /字節(jié)使能信號 master可以傳輸數據標志 slave可以傳輸數據標志 slave發(fā)現自己被尋址時置低應答 a. 總線主控設備獲得總線控制權后，將 FRAME驅動至有效電平，開始此次傳輸。同時啟動方將 目標設備的地址 放在 AD總線 上， 命令 放在 C/BE線上。 b. 目標設備從地址總線上 識別 出。 c. 啟動方停止啟動 AD總線，同時改變 C/BE線上的信號，并驅動 IRDY至有效電平，表示已作好 接收數據的準備 。 系統(tǒng)時鐘 標志傳輸開始與結束 地址 /數據復用總線 命令 /字節(jié)使能信號 master可以傳輸數據標志 slave可以傳輸數據標志 slave發(fā)現自己被尋址時置低應答 d. 目標設備將 DEVSEL驅動至有效電平，將 被請求的數據 放在 AD總線 上，并將 TRDY至有效電平 ,表示總線上的數據有效。 e. 啟動方 讀數據 。 f. 目標設備未準備好傳送 第二個數據塊，因此將 TRDY驅動 至無效電平。 系統(tǒng)時鐘 標志傳輸開始與結束 地址 /數據復用總線 命令 /字節(jié)使能信號 master可以傳輸數據標志 slave可以傳輸數據標志 slave發(fā)現自己被尋址時置低應答 g. 第 6個時鐘，目標方已將第三個 數據塊放到數據總線上，但 啟動方未準備好 ，故因此將 IRDY驅動 至無效電平。 i. 啟動方知道 第三個 數據塊是要傳輸的 最后一個 ，將FRAME驅動 至無效電平，停止目標方，同時將 IRDY驅動 至有效電平，完成接收。 IRDY驅動 至無效電平，總線回到空閑狀態(tài)。 系統(tǒng)時鐘 標志傳輸開始與結束 地址 /數據復用總線 命令 /字節(jié)使能信號 master可以傳輸數據標志 slave可以傳輸數據標志 slave發(fā)現自己被尋址時置低應答 雙口 RAM：快速雙向數據交換通道 要實現 PC機和運動控制卡之間的數據傳送，必須在 PC機和運動控制卡之間建立起雙向的數據交換通道，雙口RAM是一種性能優(yōu)良的 快速通信器件，適用于多 CPU分布式系統(tǒng)及高速數字系統(tǒng)的場合 。它提供了 兩路完全獨立的端口，每個端口都有完整的地址、數據、控制線 。對器件兩邊的使用者而言，它與一般 RAM并無大的區(qū)別， 只有在兩邊同時讀寫同一地址單元時，才發(fā)生爭用現象 ，利用雙口 RAM提供的指示信號，采用合適的通信規(guī)則，可以避免爭用，實行快速數據交換。 上位 PC機與單片機 8031之間選用 2KX8位的帶中斷請求信號 INT和忙信號 BUSY的 IDT71321 I/O尋址控制 11位地址線 8位數據線 IDT71321提供了 硬件判優(yōu)和中斷判優(yōu) 兩種方式，分別利用 INT和 BUSY引腳信號。 ?當兩端口爭用同一地址單元式，由 片內硬件電路 ，根據兩邊的地址、片選、讀寫信號到達的先后順序，裁決哪端口有使用權。如 左端口優(yōu)先使用，則自動將右端口的 BUSYR信號拉為低電平，通知右側暫停讀寫操作 。 ?當使用中斷功能時，每個端口各分配一個固定的雙口 RAM單元，稱為 信箱或消息中心 ， 左端為 7FEH，右端為 邏輯是 當右端寫 7FEH單元時，左 INTL變低觸發(fā)中斷，左端口讀 7FEH時，將 INTL臵 1清中斷 。左端情況類似，只是對 7FFH單元操作。 當使用中斷判優(yōu)時，右端口不應寫 7FFH單元，左端口不應寫 7FEH單元，兩單元中按約定臵入用戶握手信息。 ? 運動控制卡選擇： DSP是一種特別適合于進行數字信號處理運算的微處理器。采用 哈佛結構、多級流水線、專用的硬件乘法器及特殊的 DSP指令 等。 通用微處理器的 ALU（算術邏輯單元）只能進行加、減及邏輯運算， 乘法指令是由加法和移位來實現 的，故需許多個指令周期來完成。 DSP由于具有專用的硬件乘法器（一個或兩個），可在一個指令周期內完成至少一次乘法，同時還有一次加法。 基于 PC的伺服運動控制系統(tǒng)設計分析 ?上位機選擇： 上位機（ IPC、 CNC、 PC） 硬件選擇 ； 上位機 操作系統(tǒng)選擇 （根據運動控制卡的功能） FPGA/CPLD邏輯可編程控制器件代替復雜的邏輯和時序電路。 1） PCI接口運動控制卡設計 ? 微處理器系統(tǒng) （處理器、輔助電路、板載存儲器），完成系統(tǒng)的管理協調，位臵控制。 ? PCI通信接口 包括 PCI接口邏輯，高速雙端口存儲器。 ? 反饋處理 主要包括數字濾波、鑒相、倍頻、計數等，獲取各軸實際位臵等。 ? 模擬量輸出 提供 8根實軸驅動模塊的 8路模擬信號。 ? I/O處理模塊 。 2）運動控制器 PCI通信接口 設計 PCI通信接口包含 4個部分： a） PCI邏輯 完成 PCI總線接口信號的實現，提供了 PCI總線信號轉變?yōu)槟繕嗽O備所需要或可以使用的接口信號，這些信號可以 供上位機通過少量 I/O端口對下位機的存儲器進行讀寫操作 。這里采用 3個 I/O地址單元，兩個是預臵數端口，另一個是數據端口。地址可以通過 IOCS、 BCS、 IOW、 IOR、 A0和 A1的組合實現。 b） 可預置數計數器 占用兩個 I/O端口，數據位數根據不同容量的 DPRAM的地址線位數決定。由上位機在訪問存儲器之前將存儲器中的數據區(qū)起始地址送預置數端口地址，計數器的技術輸出與 DPRAM的一側地址線相連，但上位機對數據端口執(zhí)行一次讀寫操作，計數器中的計數值就自動加 1，指向 DPRAM的下一個存儲單元。預置數端口的地址譯碼與C/BE信號配合，使得該端口從 AD[15..0]取數。 c） 讀寫控制邏輯 實現對 DPRAM的讀寫使能和時序的控制。 d） 雙端口隨機存儲器 （ DPRAM）有兩套完整的總線結構，提供內部仲裁允許兩套總線同時讀寫，完成數據在兩個異步系統(tǒng)中的共享。 通信接口的數據傳輸由 上位機對預置數端口預置起始地址 開始，隨后 上位機對數據端口的反復讀寫 就可以 與運動控制卡成批交換數據 。