數(shù)字邏輯課程設計-t觸發(fā)器的設計-資料下載頁
2025-08-24 11:41本頁面
【導讀】本課程是一門專業(yè)實踐課程，學生必修的課程。其目的和作用是使學生能將已學過的數(shù)字電子。系統(tǒng)設計、VHDL程序設計等知識綜合運用于電子系統(tǒng)的設計中，掌握運用VHDL或者VerilogHDL. 能力，同時訓練學生進行芯片編程和硬件試驗的能力。題目一4線-16線譯碼器電路設計；題目二16選1選擇器電路設計；題目九十進制同步計數(shù)器的設計；每位同學根據(jù)自己學號除以10所得的余數(shù)加一，選擇相應題號的課題。②設計過程中遇到的問題以及解決問題的方法。依內容的創(chuàng)新程度，完善程序情況及對程序講解情況打分。
【正文】 142262 2020 TN702/185 3 VHDL 電路設計技術 王道憲賀名臣 劉偉 國防工業(yè)出版社 7118033529 2020 TN702/62 4 VHDL 實用技術 潘松，王國棟 781065 7810652907 2020 TP312VH/1 5 VHDL 語言 100 例詳解 北京理工大學ASIC 研究所 7900625 790062502X 1999 TP312VH/3 6 VHDL 編程與仿真 王毅平等 人民郵電出版社 7115086419 2020 7 VHDL 程序設計教程 邢建平 曾繁泰 清華大學出版社 7302116520 2020 TP312VH/27/3 17 T 觸發(fā)器設計源代碼： library ieee。 use 。 entity t is port(t,clk:in std_logic。 q,qb:out std_logic)。 end t。 architecture rtl_arc of t is signal q_temp,qb_temp:std_logic。 begin process(clk) begin if(clk39。event AND clk=39。139。)then if(t=39。139。)then q_temp = not q_temp。 qb_temp = not qb_temp。 else q_temp = q_temp。 qb_temp = qb_temp。 end if。 end if。 q = q_temp。 qb = qb_temp。 end process。 end rtl_arc。 18 計算機與通信學院課程設計評分表 課題名稱： 項 目 評 價 設計方案的合理性與創(chuàng)造性 設計與調試結果 設計說明書的質量 答辯陳述與回答問題情況 課程設計周表現(xiàn)情況 綜合成績 教師簽名： 日 期：
高考資料相關推薦
鄂ICP備17016276號-1