【導(dǎo)讀】近年來新的技術(shù),它從相位的角度出發(fā)直接合成所需波形。成所設(shè)定頻率的正弦波信號(hào)[3]。近30年來，隨著超大規(guī)模集成、現(xiàn)場(chǎng)可編程門。一步探討，使得DDS技術(shù)得到了飛速的發(fā)展。它已廣泛應(yīng)用于通訊、雷達(dá)、遙。控測(cè)試、電子對(duì)抗、以及現(xiàn)代化的儀器儀表工業(yè)等許多領(lǐng)域。不論是在生產(chǎn)還是在科研與教學(xué)上，波形發(fā)生器都是電子工程師信號(hào)仿真試驗(yàn)的最佳工具。任意波形發(fā)生器十分有必要，而且意義重大。生器的功能擴(kuò)大，產(chǎn)生更加復(fù)雜的波形。HP1776A波形發(fā)生軟件組成。夠產(chǎn)生高達(dá)500MHz的頻率，采樣的頻率可達(dá)。電路技術(shù)和器件水平的提高，國(guó)外一些公司先后推出各種各樣的DDS專用芯片，目前我國(guó)己經(jīng)開始研制波形發(fā)生器，并取得了。此加緊對(duì)這類產(chǎn)品的研制顯得迫在眉睫。后通過選材等一系列設(shè)計(jì)來完成DDS信號(hào)發(fā)生器的研究。DDS的基本原理以及優(yōu)缺點(diǎn)。從1971年至今，DDS已。DDS的主要優(yōu)點(diǎn)是它的輸出頻率、相位和幅度能夠在微控制器。的控制下精確而快速的變換。DDS的應(yīng)用領(lǐng)域包括各類無線通信、有

　　

【正文】 頁(yè)面 3 圖 45 頁(yè)面 1~頁(yè)面 3 示意圖 圖 46 DDS 信號(hào)發(fā)生器鍵盤定義 主程序 DDS 信號(hào)發(fā)生器的控制程序可分為主程序和鍵盤中斷服務(wù)程序兩部分。在確定主程序和鍵盤中斷服務(wù)程序的功能時(shí)有兩種方案：一種方案是主程序只完成初始化，將鍵盤讀入和處理全部由鍵盤中斷服務(wù)程序完成；另一種方案是主程序DDS 信號(hào)發(fā)生器正弦波 按 0 鍵方 波 按 1 鍵三角波 按 2 鍵正弦波給定頻率Hz波形選擇0 1 2 34 5 6 78 9 Hz 完成初始化和鍵值處理功能，而鍵盤中斷服務(wù)程序只完成鍵值讀入。由于鍵值處理程序設(shè) 計(jì)數(shù)值運(yùn)算、 LCD 模塊的顯示，將這些耗時(shí)的鍵值處理程序放入中斷服務(wù)程序不符合程序設(shè)計(jì)的一般原則，因此，選用第二種方案。 主程序首先完成堆棧指針設(shè)置， C8051F360 內(nèi)部資源初始化， LCD 模塊初始化。初始化完成以后就不斷檢測(cè)有無按鍵鍵入，當(dāng)有按鍵鍵入時(shí)，根據(jù)鍵值執(zhí)行相應(yīng)的功能。 由于 0~2 鍵不但用于輸入給定頻率，而且用來選擇輸出波形。為了區(qū)分 0鍵 ~2 鍵的不同功能，在主程序中定義了兩種工作模式：波形選擇模式和頻率輸入模式。在波形選擇模式下， 0~2 鍵用于選擇輸出波形。當(dāng) 0 鍵有效時(shí)，選擇正弦波，單片機(jī)將 256 個(gè)字 節(jié)正弦波波形數(shù)據(jù)發(fā)送到 FPGA 的雙口 RAM 中；當(dāng) 1鍵有效時(shí)，選擇方波，單片機(jī)將 256 個(gè)方波波形數(shù)據(jù)發(fā)送到 FPGA 中的雙口 RAM中；當(dāng) 2 鍵有顯示，選擇三角波，單片機(jī)將 256 個(gè)字節(jié)三角波數(shù)據(jù)發(fā)送到 FPGA的雙口 RAM 中。在頻率輸入模式下， 0 鍵到 9 鍵用于輸入給定的頻率值。 定義了以上兩種工作模式以后，在主程序中分別設(shè)置一個(gè)波形選擇模式標(biāo)志和一個(gè)頻率輸入模式標(biāo)志位。主程序初始化時(shí)，將波形選擇模式和頻率輸入模式標(biāo)志位均清零。當(dāng)波形選擇鍵有效時(shí)，波形選擇模式標(biāo)志位置 1，主程序進(jìn)入波形選擇模式；在波形選擇模式下，按 0 鍵 ~2 鍵有效，頻率輸入模式標(biāo)志位置 1，主程序進(jìn)入頻率輸入模式。 由于輸入給定頻率的位數(shù)允許在 1~7 位變化，程序設(shè)計(jì)師通過 Hz 鍵來結(jié)束給定頻率的輸入，因此 Hz 鍵不但用來顯示頻率的單位，也能起到確認(rèn)鍵的功能。當(dāng) Hz 鍵有效時(shí)，程序?qū)⑤斎氲?1~7 位給定頻率值轉(zhuǎn)化為 4 字節(jié)頻率控制字，然后發(fā)送到 FPGA 的頻率控制字接收模塊。由于鍵盤輸入的給定頻率值為非壓縮型BCD 碼，應(yīng)先將其轉(zhuǎn)化為二進(jìn)制數(shù)，再根據(jù)公式（ 25）將給定頻率值轉(zhuǎn)化成為4 字節(jié)的頻率控制字。當(dāng)相位累加器字寬 N 取 32，參考時(shí)鐘頻率 fclk 取 40MHz時(shí)，頻率控制字可 以由以下公式計(jì)算得到： （ 44） 式子中 fout 為由二進(jìn)制數(shù)表示的給定頻率，乘上系數(shù) ，就可以得到 4 字節(jié)的頻率控制字。 fM ?? 單片機(jī)系統(tǒng)主程序見附件。主程序流程圖如圖 47 所示。 入 口入 口初 始 化 程 序進(jìn) 入 起 始 頁(yè) 面初 始 化 程 序進(jìn) 入 起 始 頁(yè) 面波 形 選 擇 鍵波 形 選 擇 鍵波 形 選 擇 頁(yè) 面波 形 選 擇 頁(yè) 面波 形 選 擇 模 式波 形 選 擇 模 式正 弦 波頻 率 輸 入正 弦 波頻 率 輸 入方 波頻 率 輸 入方 波頻 率 輸 入三 角 波頻 率 輸 入三 角 波頻 率 輸 入鍵 位 有 效 值 判 斷（ 0 ~ 9 為 有 效 鍵 ）鍵 位 有 效 值 判 斷（ 0 ~ 9 為 有 效 鍵 ）頻 率 顯 示頻 率 顯 示H z 顯 示H z 顯 示頻 率 控 制 計(jì) 算頻 率 控 制 計(jì) 算0 鍵1 鍵2 鍵除0 1 2外的任意鍵YNYNH z鍵復(fù) 位 鍵復(fù) 位 鍵直 流 偏 移 鍵直 流 偏 移 鍵幅 值 變 化 鍵幅 值 變 化 鍵減 少減 少增 加增 加減 少減 少增 加增 加NNNA + A D +D Y 圖 47 系統(tǒng)主程序流程圖 本章小結(jié) 本章主要介紹了 DDS 信號(hào)發(fā)生器的實(shí)現(xiàn)過程，開頭部分講述了包括 DDS 信號(hào)發(fā)生器的原理圖 ，材料選擇的比較以及重點(diǎn)模塊的介紹。后面一部分主要講述單片機(jī)控制軟件的設(shè)計(jì)，包括人機(jī)接口的定義、主程序的實(shí)現(xiàn)以及整個(gè)流程圖。 第 5 章 系統(tǒng)測(cè)試 將 FPGA 內(nèi)部的完整設(shè)計(jì)（地址譯碼器、編碼式鍵盤接口、 LCD 接口、 DDS子系統(tǒng)）通過 USBBlaster 下載電纜下載到 FPGA 之中。單片機(jī)子系統(tǒng)通過適配器與 PC 機(jī)相連 單片機(jī)控制軟件調(diào)試步驟 步驟一：測(cè)試顯示和鍵盤程序功能。程序運(yùn)行時(shí)顯示圖 45 中的頁(yè)面 1。按波形選擇鍵，應(yīng)顯示圖 45 中的頁(yè) 面 2。 步驟二：通過鍵盤輸入給定頻率，用示波器觀測(cè)告訴 D/A 輸出波形，波形顯示是否正常，頻率是否正確。如果波形顯示不正常，重點(diǎn)檢查單片機(jī)中波形傳送子程序和 FPGA 內(nèi)部雙口 RAM 的時(shí)序是否正確。如果波形顯示正常，但是輸出頻率和給定頻率誤差較大，重點(diǎn)檢查 單片機(jī)中頻率字傳送子程序和 FPGA 內(nèi)部頻率字寄存器邏輯電路有無錯(cuò)誤。調(diào)試時(shí)，可將 FPGA 內(nèi)部的一些關(guān)鍵信號(hào)鎖定到未用到的 I/O 引腳上，以便測(cè)試。 步驟三：按 A+鍵和 A鍵，用示波器觀測(cè) C8051F360 單片機(jī) D/A 轉(zhuǎn)換器模擬輸出引腳電平是否變化，模擬放大電路輸 出信號(hào)的幅值有無變化。 步驟四：按 D+鍵和 D鍵，用示波器觀察數(shù)控電位器的第 5 腳電平是否變化，模擬放大電路輸出信號(hào)的直流偏置有無變化 [13]。 系統(tǒng)主要功能指標(biāo)測(cè)試 用存儲(chǔ)示波器測(cè)量反相放大器模擬輸出端的正弦波信號(hào)、方波信號(hào)、三角波信號(hào)，測(cè)試頻率為 100KHz 時(shí)候輸出結(jié)果如圖 5圖 52 和圖 53 所示。 圖 51 正弦波輸出波形 圖 52 方波輸出波形 圖 53 三角波輸出波形 用鍵盤輸入頻率值，測(cè)試輸出信號(hào)的頻率值。表 51 所示為 DDS 信號(hào)發(fā)生器實(shí)測(cè)頻率與給定頻率對(duì)照表。 表 51 實(shí)測(cè)頻率與給定頻率對(duì)照表 給定頻率 /Hz 實(shí)測(cè)頻率 /Hz 正弦波 方波 三角波 10 100 1k 10k 100k 500k 800k 1M 3M 5M 本章小結(jié) 本章第一步分主要介紹了系統(tǒng)測(cè)試的一些基本原來與方法。第二部分則是對(duì)本系統(tǒng)進(jìn)行測(cè)試，主要觀察了輸出波形是否與所選波形對(duì)應(yīng)，以及輸出頻率與給定頻率是否接近。該 DDS 信號(hào)發(fā)生器由于其設(shè)計(jì)穩(wěn)定性，電路合理性，基本 完成設(shè)計(jì)要求指標(biāo)。 第 6 章 總結(jié) 本文結(jié)合 DDS 波形發(fā)生器的設(shè)計(jì)和實(shí)現(xiàn)，從理論和實(shí)際兩個(gè)方面，對(duì)數(shù)字直接頻率合成技術(shù)進(jìn)行了研究。經(jīng)過研究，完成了預(yù)定的設(shè)計(jì)任務(wù)，在對(duì) DDS波形發(fā)生器的研究中，完成了軟件程序的設(shè)計(jì)包括單片機(jī)主程序以及初始化程序的設(shè)計(jì)；分析了頻率合成技術(shù)的基本問題，并重點(diǎn)介紹了直接數(shù)字頻率合成技術(shù)；研究了基于 DDS 原理利用 FPGA 的具體實(shí)現(xiàn)波形發(fā)生器的設(shè)計(jì)方法，完成了DDS 頂層原理圖的設(shè)計(jì)。 本設(shè)計(jì)完成了預(yù)定的所有功能，但由于時(shí)間倉(cāng)促，本設(shè)計(jì)還有許多需要完善和改 進(jìn)的地方。本設(shè)計(jì)中能方便用戶控制的波形種類有限，對(duì)于任意波形的輸入 控制，可利用現(xiàn)有的 FPGA 中的 ROM 資源來存儲(chǔ)波形周期數(shù)據(jù)，另外還可利用內(nèi)部資源來創(chuàng)建 RAM 來存儲(chǔ)波形 ,，并且借助編程語言編寫軟件，來實(shí)現(xiàn)任意波形的周期數(shù)據(jù)送入 FPGA。此外，系統(tǒng)未能實(shí)現(xiàn)對(duì)信號(hào)幅值和直流偏移量得可數(shù)控調(diào)節(jié)，這也是設(shè)計(jì)的不足之處。所以，本設(shè)計(jì)的各項(xiàng)功能指標(biāo)還有待完善。