【導(dǎo)讀】內(nèi)進(jìn)行精細(xì)的頻率調(diào)節(jié)。在跳頻技術(shù)、無線電通信技術(shù)方面有著重要作用。本設(shè)計(jì)采用DDS和單片機(jī)技術(shù)相結(jié)合，以DDS芯片AD9850為核心設(shè)計(jì)了一。制PSK、ASK信號，且頻帶較寬、頻率穩(wěn)定度高，波形良好。以AVR單片機(jī)Atmegal6為控制核心，結(jié)合FPGA輔助邏輯控制電路，對實(shí)現(xiàn)的正弦波基本信號進(jìn)行幅度、頻率、相位調(diào)制和調(diào)制度及頻偏的程序控制。以論文總體分為硬件設(shè)計(jì)部分，軟件設(shè)計(jì)部分，仿真與測試部分。關(guān)鍵詞：數(shù)字頻率合成；FPGA；AVR單片機(jī)；信號調(diào)制；AD9850；

　　

【正文】 設(shè)計(jì) 22 帶中文字庫的 128X64 是一種具有 4 位 /8 位并行、 2線或 3線串行多種接口方式，內(nèi)部含有國標(biāo)一級、二級簡體中文字庫的點(diǎn)陣圖形液晶顯示模塊；其顯示分辨率為128 64, 內(nèi)置 8192個(gè) 16*16 點(diǎn)漢字，和 128個(gè) 16*8點(diǎn) ASCII字符集 .利用該模塊靈活的接口方式和簡單、方便的操作指令，可構(gòu)成 全中文人機(jī)交互圖形界面。可以顯示 8 4行 16 16 點(diǎn)陣的漢字，也可完成圖形顯示，低電壓低功耗是其又一顯著特點(diǎn)。由該模塊構(gòu)成的液晶顯示方案與同類型的圖形點(diǎn)陣液晶顯示模塊相比，不論硬件電路結(jié)構(gòu)或顯示程序都要簡潔得多，且該模塊的價(jià)格也略低于相同點(diǎn)陣的圖形液晶模塊。 基本特性 （ 1） 低電源電壓（ VDD:++） （ 2） 顯示分辨率 :128 64點(diǎn) （ 3） 內(nèi)置漢字字庫，提供 8192個(gè) 16 16點(diǎn)陣漢字 (簡繁體可選 ) （ 4） 內(nèi)置 128個(gè) 16 8點(diǎn)陣字符 （ 5） 2MHZ 時(shí) 鐘頻率 （ 6） 顯示方式： STN、半透、正顯 （ 7） 驅(qū)動方式： 1/32DUTY， 1/5BIAS （ 8） 視角方向： 6點(diǎn) （ 9） 背光方式：側(cè)部高亮白色 LED，功耗僅為普通 LED 的 1/5— 1/10 （ 10） 通訊方式：串行、并選可選 （ 11） 內(nèi)置 DCDC 轉(zhuǎn)換電路，無需外加負(fù)壓 （ 12） 無需片選信號，簡化軟件設(shè)計(jì) （ 13） 工作溫度 : 0℃ +55℃ ,存儲溫度 : 20℃ +60℃ 模塊接口說明 管腳號 管腳名稱 電平 管腳功能描 述 1 VSS 0V 電源地 2 VCC +5V 電源正 3 V0 對比度（亮度）調(diào)整 4 RS(CS） H/L RS=“ H” ,表示 DB7—— DB0 為顯示數(shù)據(jù) RS=“ L” ,表示 DB7—— DB0 為顯示指令數(shù)據(jù) 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 23 5 R/W(SID) H/L R/W=“ H” ,E=“ H” ,數(shù)據(jù)被讀到 DB7—— DB0 R/W=“ L” ,E=“ H→ L” , DB7—— DB0 的 \數(shù)據(jù)被寫到 IR 或 DR 6 E(SCLK) H/L 使能信號 7 DB0 H/L 三態(tài) 數(shù)據(jù)線 8 DB1 H/L 三態(tài)數(shù)據(jù)線 9 DB2 H/L 三態(tài)數(shù)據(jù)線 10 DB3 H/L 三態(tài)數(shù)據(jù)線 11 DB4 H/L 三態(tài)數(shù)據(jù)線 12 DB5 H/L 三態(tài)數(shù)據(jù)線 13 DB6 H/L 三態(tài)數(shù)據(jù)線 14 DB7 H/L 三態(tài)數(shù)據(jù)線 15 PSB H/L H： 8 位或 4位并口方式， L：串口方式 16 NC 空腳 17 RESET H/L 復(fù)位端，低電平有效（見注釋 2） 18 VOUT LCD驅(qū)動電壓輸出端 19 A VDD 背光源正端（ +5V）（見注釋 3） 20 K VSS 背光源負(fù)端（見注釋 3） 注釋 1：如在實(shí)際應(yīng)用中僅使用串口通訊模式，可將 PSB接固定低電平，也可 以將模塊上的 J8和“ GND”用焊錫短接。 注釋 2：模塊內(nèi)部接有上電復(fù)位電路，因此在不需要經(jīng) 常復(fù)位的場合可將該端 懸空。 注釋 3：如背光和模塊共用一個(gè)電源，可以將模塊上的 JA、 JK 用焊錫短接。 控制器接口信號說明 RS， R/W 的配合選擇決定控制界面的 4 種模式： RS R/W 功能說明 L L MPU寫指令到指令暫存器（ IR） L H 讀出忙標(biāo)志（ BF）及地址計(jì)數(shù)器（ AC）的狀態(tài) H L MPU寫入數(shù)據(jù)到數(shù)據(jù)暫存器（ DR） H H MPU從數(shù)據(jù)暫存器（ DR）中讀出數(shù)據(jù) 表 35 E信號 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 24 E狀態(tài) 執(zhí)行動作 結(jié)果 高 ? 低 I/O緩沖 ? DR 配合 /W進(jìn)行寫數(shù)據(jù)或指令 高 DR? I/O緩沖 配合 R進(jìn)行讀數(shù)據(jù)或指令 低 /低 ? 高 無動作 表 36 忙標(biāo)志 :BF BF標(biāo)志提供內(nèi)部工作情況 .BF=1 表示模塊在進(jìn)行內(nèi)部操作 ,此時(shí)模塊不接受外部指令和數(shù)據(jù) .BF=0 時(shí) ,模塊為準(zhǔn)備狀態(tài) ,隨時(shí)可接受外部指令和數(shù)據(jù) .利用 STATUS RD 指令 ,可以將 BF 讀到 DB7 總線 ,從而檢驗(yàn)?zāi)K之工作狀態(tài)。 字 型產(chǎn)生 ROM（ CGROM） 字型產(chǎn)生 ROM（ CGROM）提供 8192 個(gè)此觸發(fā)器是用于模塊屏幕顯示開和關(guān)的控制。 DFF=1 為開顯示（ DISPLAY ON),DDRAM 的內(nèi)容就顯示在屏幕上， DFF=0 為關(guān)顯示（ DISPLAY OFF)。 DFF 的狀態(tài)是指令 DISPLAYON/OFF和 RST信號控制的。 顯示數(shù)據(jù) RAM（ DDRAM）模塊內(nèi)部顯示數(shù)據(jù) RAM 提供 64 2 個(gè)位元組的空間，最多可控制 4 行 16 字（ 64 個(gè)字）的中文字型顯示，當(dāng)寫入顯示數(shù)據(jù) RAM 時(shí)，可分別顯示 CGROM 與 CGRAM 的字型 ；此模塊可顯示三種字型，分別是半角英數(shù)字型(16*8)、 CGRAM 字型及 CGROM 的中文字型，三種字型的選擇，由在 DDRAM 中寫入的編碼選擇，在 0000H— 0006H 的編碼中（其代碼分別是 0000、 000 000 0006共 4 個(gè)）將選擇 CGRAM 的自定義字型， 02H— 7FH 的編碼中將選擇半角英數(shù)字的字型，至于 A1 以上的編碼將自動的結(jié)合下一個(gè)位元組，組成兩個(gè)位元組的編碼形成中文字型的編碼 BIG5（ A140— D75F）， GB（ A1A0F7FFH）。 字型產(chǎn)生 RAM(CGRAM) 字型產(chǎn)生 RAM 提供圖象定義 (造字 )功能 , 可以提供四組 16 16 點(diǎn)的自定義圖象空間，使用者可以將內(nèi)部字型沒有提供的圖象字型自行定義到 CGRAM 中，便可和 CGROM 中的定義一樣地通過 DDRAM 顯示在屏幕中。 地址計(jì)數(shù)器 AC 地址計(jì)數(shù)器是用來貯存 DDRAM/CGRAM 之一的地址 ,它可由設(shè)定指令暫存器來改變，之后只要讀取或是寫入 DDRAM/CGRAM 的值時(shí)，地址計(jì)數(shù)器的值就會自動加一，當(dāng) RS 為“ 0”時(shí)而 R/W 為“ 1”時(shí)，地址計(jì)數(shù)器的值會被讀取到 DB6—— DB0 中。 光標(biāo) /閃爍控制電路提供硬體光標(biāo)及閃爍控 制電路，由地址計(jì)數(shù)器的值來指定 DDRAM 中的光標(biāo)或閃爍位置。 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 25 第四 章 軟件設(shè)計(jì) ? 軟件設(shè)計(jì)過程 系統(tǒng)軟件部分主要包括了具有友好界面的操作菜單，各種信號的設(shè)置和控制。正弦波產(chǎn)生過程為：頻率設(shè)置，數(shù)據(jù)處理，然后控制 DDS 芯片完成各種頻率的正弦波產(chǎn)生；調(diào)幅波產(chǎn)生過程為：通過調(diào)制系數(shù)的設(shè)置，控制 D/A 轉(zhuǎn)換器輸出，可得到不同幅值的調(diào)制波，與載波相乘來實(shí)現(xiàn)調(diào)幅波的產(chǎn)生； PSK、 ASK 產(chǎn)生：通過 MCU 對模擬開關(guān)的控制來完成 PSK、 ASK 的產(chǎn)生。調(diào)頻信號產(chǎn)生過程：通過 A/D轉(zhuǎn)換器采集調(diào)制信號，然后根據(jù)調(diào)制信號的 幅度計(jì)算出頻偏，把頻偏數(shù)據(jù)下載到 DDS 即可實(shí)現(xiàn)調(diào)頻信號的產(chǎn)生。如圖 41。 環(huán) 環(huán)環(huán) 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán)A S K 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán)D D S 環(huán) 環(huán) D / A 環(huán) 環(huán) 環(huán) 環(huán)A / D環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán)P S K 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán)環(huán) 環(huán) 環(huán)環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán) 環(huán) 環(huán)環(huán) 環(huán) 環(huán) 環(huán)P S K / A S K環(huán) 環(huán) 環(huán) 環(huán) 01圖 41 程序流程圖 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 26 ? 系統(tǒng)軟件設(shè)計(jì) 軟件設(shè)計(jì)主要通過 Verilog 硬件語言進(jìn)行相位累加器和 ROM 查詢表的編程實(shí)現(xiàn)。 相位累加器 相位累加器主要用于產(chǎn)生 ROM 查詢表所需的地址信息。圖 5 為在 Quartus 軟件中編程生成的相位累加器符號，相位累加器的輸入信號包括時(shí)鐘信號 clk、復(fù)位信號 clr 和頻率控制字 K。輸出信號 addr[7? 0]為 ROM查詢表的輸入地址信 號。 相位累加器類似一個(gè)計(jì)數(shù)器。首先，軟件設(shè)置相位累加器的基數(shù)為 0，并通過時(shí)鐘信號 clk 上升沿觸發(fā)，基數(shù)與頻率控制字 K相加，相加后的值反饋到相位累加器的輸入端作為下一次的基數(shù)。當(dāng)相位累加器的溢出時(shí)， — 個(gè)完整的階梯正弦信號就從 ROM 查詢表的輸出端輸出。因此，相位累加器的溢出率就是 正弦波信號的輸出頻率 。 ROM 查詢表 本文設(shè)計(jì)的 ROM 查詢表尋址范圍為 256，輸出 q[7? O]需與 D/A轉(zhuǎn)換器的輸入相連。 ROM 查詢表的輸出為 8位，因此與 D/A 轉(zhuǎn)換芯片的分辨率相匹配。 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 27 由于此時(shí)生成的 mif文件不符合 Quartus 中所需載入的 mif 格式，還需要對其進(jìn) 行修改。修改格式如下： 最后通過載入此 mif文件，就可獲得 ROM 查詢表。 第五 章 仿真與 測試 ? 在將設(shè)計(jì)文件加載到 CPLD之前，必須對設(shè)計(jì)進(jìn)行全面充分的仿真。仿真對于 CPLD的綜合設(shè)計(jì)是非常重要的一步，仿真主要通過 Quartus II軟件完成。系統(tǒng)仿真的目的是檢 驗(yàn)設(shè)計(jì)是否被真正實(shí)現(xiàn)，如果仿真存在問題就要返回到上一級重新修改設(shè)計(jì)或參數(shù)。重新編譯并且再次進(jìn)行仿真，直到結(jié)果正確為止。 Ahera公司提供的 Quartus 1I軟件除了具有強(qiáng)大的編譯綜合功能外，還提供了一定的時(shí)序仿真功能∞。利用Quartus II提供的 Simulation對上述程序進(jìn)行時(shí)序仿真，得到仿真時(shí)序圖 51。由時(shí)序圖可見，隨著每一個(gè)時(shí)鐘上升沿的到來，輸出端口將正弦波數(shù)據(jù)依次輸出。 圖 51 QuartusⅡ時(shí)序仿真結(jié)果 ? 測試 1) 測試儀器 ? HITACHI 20M 雙蹤模擬示波器； ? Tektronix 60M 雙通道數(shù)字示波器； 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 28 ? HITACHI 數(shù)字頻率計(jì)。 2) 指標(biāo)測試 (1) 正弦波指標(biāo)測試 把正弦波輸出端接入數(shù)字頻率計(jì)，以 1K， 10K， 100K， 1M， 2M作為測試點(diǎn)，得到頻率及 峰峰值數(shù)據(jù)。 (2) AM調(diào)制波指標(biāo)測試 把 AM輸出信號接入示波器，目測其調(diào)制系數(shù)，測試數(shù)據(jù)。 (3) FM調(diào)制波指標(biāo)測試 利用模擬示波器測試 FM性能。 (4) PSK/ASK指標(biāo)測試 PSK/ASK發(fā)生器輸出端接到數(shù)字示波器，從示波器觀察 PSK， ASK波形。 畢業(yè)論文 (設(shè)計(jì) ) 基于 DDS 的正弦波信號發(fā)生器設(shè)計(jì) 29 參考文獻(xiàn) [1] 張有正，陳尚勤 .頻率合成技術(shù) [M].人民郵電出版社 .1984. [2] 黃愛蓉 .高性能 DDS信號產(chǎn)生器的設(shè)計(jì)研究 [J].傳感器與儀器儀表， 2020，