【導(dǎo)讀】字電路設(shè)計(jì)方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展。件描述語言的自上而下的設(shè)計(jì)技術(shù)正在承擔(dān)起越來越多的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。本課題的數(shù)字頻率計(jì)設(shè)計(jì)，采用自上向下的設(shè)計(jì)方法。本文首先綜述了EDA

　　

【正文】 57 acount的時(shí)序仿真圖 此程序模塊實(shí)現(xiàn)的功能是帶使能端的十進(jìn)制計(jì)數(shù)。程序要求只有當(dāng)使能端信號為高電平時(shí)計(jì)數(shù)器才能正常工作，每個(gè)時(shí)鐘的上升沿到來時(shí)計(jì)數(shù)器加 1，因?yàn)檫@里要實(shí)現(xiàn)的是十進(jìn)制計(jì)數(shù)，所以當(dāng)計(jì)數(shù)到十時(shí)計(jì)數(shù)器清零，同時(shí)產(chǎn)生進(jìn)位信號，這里的進(jìn)位信號僅為一個(gè)脈沖 信號，一旦計(jì)數(shù)從 10 變?yōu)?1，脈沖信號立即變?yōu)榈碗娖?。同時(shí)該計(jì)數(shù)器也應(yīng)帶有清零信號，一旦清零信號為高電平，計(jì)數(shù)器立即清零。 顯示模塊 顯示模塊設(shè)計(jì) 數(shù) 碼管有段碼和位碼之分，所謂段碼就是讓數(shù)碼管顯示出四位數(shù)據(jù)，一般情況下要通過一個(gè)譯碼電路，將輸入的四位二進(jìn)制數(shù)轉(zhuǎn)換為與數(shù)碼管顯示對應(yīng)的八位段碼。位碼也就是數(shù)碼管的顯示使能端，對于共陰級的數(shù)碼管而言，低電平使能，在本設(shè)計(jì)中設(shè)計(jì)了一個(gè)三位的循環(huán)計(jì)數(shù)器，將計(jì)數(shù)結(jié)果輸入到譯碼器，譯碼結(jié)果輸出即可依次使能每個(gè)數(shù)碼管。例如：要讓四個(gè)數(shù)碼管同時(shí)工作顯示數(shù)據(jù)，就 是要不停的循環(huán)掃描每一個(gè)數(shù)碼管，并在使能每一個(gè)數(shù)碼管的同時(shí)，輸入所需顯示的數(shù)據(jù)對應(yīng)的八位段碼。雖然四個(gè)數(shù)碼管是依次顯示，但是受視覺分辨率的影響，看到的現(xiàn)象是四個(gè)數(shù)碼管同時(shí)工作。數(shù)碼管 LED7S 模塊的頂層圖如下所示。 CNT 計(jì)數(shù)產(chǎn)生掃描信號（位碼），數(shù)碼管模塊用于查表產(chǎn)生數(shù)碼管段碼輸出。 源程序中： clk：掃描時(shí)鐘； reset：復(fù)位信號，當(dāng) reset=1 時(shí)對位選信號復(fù)位； shift：4 個(gè)數(shù)碼管的位選信號，高電平有效； din din din din4：輸入的 7 段數(shù)據(jù)信號； bus4：進(jìn)位選輸出的 7 段數(shù)據(jù)信 號。 圖 58 位 LED7S 的封裝圖。圖中 din1~din4 分別接 kuo 的 a、 b、 c、 d 端。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 18 圖 58 LED7S的封裝圖 LED7S 工作時(shí)序圖如下圖 59 所示。 圖 59 LED7S的工作時(shí)序圖 用四個(gè)數(shù)碼管將待測頻率顯示出來，將通過十進(jìn)制計(jì)數(shù)器的時(shí)鐘信號 CLK，輸出為時(shí)鐘信號計(jì)數(shù)譯碼后的顯示驅(qū)動端，在八段數(shù)碼管譯碼為對應(yīng)的八段二進(jìn)制編碼，并由數(shù)碼顯示器顯示出來。如圖表 51 中為八段數(shù)碼管譯碼為對應(yīng)的八段二進(jìn)制編 碼 。 表 51 數(shù)碼管譯碼對應(yīng)的八段二進(jìn)制編碼 BCD 碼輸入 輸出電平 輸出字形 BCD 碼輸出 輸出電平 輸出字形 DCBA Gfedcba 0101 1101101 5 0000 0111111 0 0110 1111101 6 0001 0000110 1 0111 0000111 7 0010 1011011 2 1000 1111111 8 0011 1001111 3 1001 1101111 9 0100 110010 4 譯碼器 模塊 譯碼器作為數(shù)據(jù)分配器的功能表如圖表 52 所示。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 19 表 52 編碼器作為數(shù)據(jù)分配器的功能表 輸入 輸出 EN1 EN2B EN2A B A Y3 Y2 Y1 Y0 1 0 D 1 0 0 0 0 1 1 0 D 0 1 0 0 1 0 1 0 D 1 0 0 1 0 0 1 0 D 1 1 1 0 0 0 譯碼 輸入 B、 A 用做數(shù)據(jù)分配器的地址輸入，四個(gè)輸出 Y0~Y3 用做路數(shù)據(jù)輸出，兩個(gè)輸入控制端中的 EN2A 用做數(shù)據(jù)輸入端， EN2B 接地， EN1 用做使能端。當(dāng)EN1=1，允許數(shù)據(jù)分配，若需要將輸入數(shù)據(jù)轉(zhuǎn)送至輸出端 Y1，地址輸入應(yīng)為 BA=10，由功能表可得：輸出端 Y2= EN2A，而其余輸出端均為高電平。因此，當(dāng)?shù)刂?BA=01時(shí)，只有輸出端 Y2 得到與輸入相同的數(shù)據(jù)波 形 。 四位二進(jìn)制數(shù)與十六位二進(jìn)制數(shù)轉(zhuǎn)換的源程序 源 程序中： a、 b、 c、 d 端是四個(gè)四位二進(jìn)制數(shù)的輸入端而 y 端是輸出的十六位二進(jìn)制數(shù)。其作用是將計(jì)數(shù)級聯(lián)中的數(shù)據(jù)轉(zhuǎn)換成可以與鎖存器 suo 中的 DIN[15..0]相連的十六位二進(jìn)制數(shù)，便于所存。 四位二進(jìn)制數(shù)與十六位二進(jìn)制數(shù)轉(zhuǎn)換 zhi 的封裝如圖 510 所示。 圖 510 zhi的封裝圖 四位二進(jìn)制數(shù)與十六位二進(jìn)制數(shù)轉(zhuǎn)換 zhi的工作時(shí)序仿真如圖 511所示。 圖 511 zhi的工作時(shí)序圖 十六位二進(jìn)制數(shù)與四位二進(jìn)制數(shù)轉(zhuǎn)換 的源程序 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 20 此 源程序中： y端是 輸入 的十六位二進(jìn)制數(shù) 而 a、 b、 c、 d端是四個(gè)四位二進(jìn)制數(shù)的輸 出 端。其作用是將 十六位二進(jìn)制數(shù) 轉(zhuǎn)換為四個(gè) 四位二進(jìn)制數(shù) ，使其可以與段碼轉(zhuǎn)換 DECL7S的 A[3..0]相連，即 a、 b、 c、 d輸出 端 分別與四個(gè)端碼 DECL7S的 A[3..0]相連。 四位二進(jìn)制數(shù)與十六位二進(jìn)制數(shù)轉(zhuǎn)換 kuo的封裝如圖 512所示。 圖 512 kuo的封裝圖 十六位二進(jìn)制數(shù)與四位二進(jìn)制數(shù)轉(zhuǎn)換 kuo的工作時(shí)序仿真如圖 513所示。 圖 513 kuo的工作時(shí)序 圖 四位二進(jìn)制數(shù)與 段 碼 轉(zhuǎn)換的源程序 一般 情況數(shù)碼管將輸入的四位二進(jìn)制數(shù)轉(zhuǎn)換為與數(shù)碼管顯示對應(yīng)的八位段碼。，對于共陰級的數(shù)碼管而言，低電平使能，在本設(shè)計(jì)中設(shè)計(jì)了一個(gè)三位的循環(huán)計(jì)數(shù)器，將計(jì)數(shù)結(jié)果輸入到譯碼器，譯碼結(jié)果輸出即可依次使能每個(gè)數(shù)碼管，因此就需要將其轉(zhuǎn)換為段碼，然后將其分別與顯示模塊 LED7S 中的 din din dindin4 相連。圖 514 為 DECL7S 的封裝圖。 圖 514 DECL7S 的封裝圖 四位二進(jìn)制數(shù)與段碼轉(zhuǎn)換 DECL7S的 工作時(shí)序仿真如圖 515所示。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 21 圖 515 DECL7S的工作時(shí)序圖 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 22 6 整形電路的設(shè)計(jì) 在設(shè)計(jì)中， 采用了 555 定時(shí)器中的施密特電路來整形，目的是將不規(guī)則的頻率波形變成方便我們測量的矩形波。下面將具體介紹了 555 定時(shí)器和施密特電路。 555 定時(shí)器的工作原理 555 定時(shí)器是一種數(shù)字與模擬混合型的中規(guī)模集成電路，應(yīng)用廣泛。外加電阻、電容等元件可以構(gòu)成多諧振蕩器，單穩(wěn)電路，施密特觸發(fā)器等 [14]。 555 定時(shí)器原理圖及引線排列如圖 61 所示。定時(shí)器內(nèi)部由比較器、分壓電路、RS 觸發(fā)器及放電三極 管等組成。分壓電路由三個(gè) 5K 的電阻構(gòu)成，分別給 A1 和 A2提供參考電平 2/3VCC 和 1/3VCC。 A1 和 A2 的輸出端控制 RS 觸發(fā)器狀態(tài)和放電管開關(guān)狀態(tài)。當(dāng)輸入信號自 6 腳輸入大于 2/3VCC 時(shí)，觸發(fā)器復(fù)位， 3 腳輸出為低電平，放電管 T 導(dǎo)通；當(dāng)輸入信號自 2 腳輸入并低于 1/3VCC 時(shí)，觸發(fā)器置位， 3 腳輸出高電平，放電管截止。 4 腳是復(fù)位端，當(dāng) 4 腳接入低電平時(shí)，則 V0=0；正常工作時(shí) 4 接為高電平。 5 腳為控制端，平時(shí)輸入 2/3Vcc 作為比較器的參考電平，當(dāng) 5 腳外接一個(gè)輸入電壓，即改變了比較器的參考電平， 從而實(shí)現(xiàn)對輸出的另一種控制。如果不在 5 腳外加電壓通常接 電容到地，起濾波作用，以消除外來的干擾，確保參考電平的穩(wěn)定。 圖 61 555定時(shí)器原理圖及引線排列 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 23 施密特 觸發(fā)器 電路結(jié)構(gòu) 將 TH（ 6 腳 ） 和 TR（ 2 腳 ） 相連作為信號輸入端即可構(gòu)成施密特觸發(fā)器，如圖 62： 圖 62 電路結(jié)構(gòu) 工作原理 (1)當(dāng) Ui 由 0 上升至≤ Ucc*1/3 時(shí)， Uc1=1， Uc2=0，觸發(fā)器低電平置位， Q=U0=1 (2)當(dāng) Ui 上升，在 Ucc*1/3至 Ucc*2/3之間， Uc1=1， Uc2=1，觸發(fā)器保持， Q=U0=1。(3)當(dāng) Ui≥ Ucc*2/3 時(shí)， Uc1=1， Uc2=0，觸發(fā)器低電平復(fù)位， Q=U0=0。 (4)當(dāng) Ui 由 Ucc*下降至≤ Ucc*1/3 時(shí)， Uc1=1， Uc2=0，觸發(fā)器低電平置位，Q=U0=1。 若輸入電壓的波形是個(gè)三角波，在輸入端外接三角波 ui， 當(dāng) ui 上升到 2VCC/3時(shí) ， 輸出 uo 從高電平翻轉(zhuǎn)為低電平；當(dāng) ui 下降到 VCC/3 時(shí) ， 輸出 uo 從低電平翻轉(zhuǎn)為高電平。施密特觸發(fā)器將輸入的三角波整形為矩形波輸出。電路的工作波形如圖 63 所示。 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 24 圖 63施密特觸發(fā)器波形圖 波形的 整形 施密特觸發(fā)電路（簡稱）是一種波形整形電路，當(dāng)任何波形的信號進(jìn)入電路時(shí)，輸出在正、負(fù)飽和之間跳動，可將三角波、正弦波、周期性波等變成矩形波。不同于比較器，施密特觸發(fā)電路有兩個(gè)臨界電壓且形成一個(gè)滯后區(qū)，可以防止在滯后范圍內(nèi)之噪聲干擾電路的正常工作。如遙控接收線路，傳感器輸入電路以及頻率計(jì)設(shè)計(jì)的實(shí)現(xiàn)都會用到它整形，如圖 64 為正弦波整形為方波的波形圖，而圖 65 則為脈沖波整形為方波的波形圖。 圖 64 正 弦 波的整形 圖 65 脈沖波的整形 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 25 7 軟件測試及硬件下載 本章進(jìn)行對于源文件進(jìn)行編譯、模擬 仿真、調(diào)試，對電路板芯片管腳進(jìn)行定義，最后下載到 FPGA 芯片上，對頻率進(jìn)行測試，查看結(jié)果。 QuartusII 軟件簡介 QuartusII 是 Altera 公司推出各種可編程邏輯器件產(chǎn)品，具有完全集成化的易學(xué)、易用的可視化環(huán)境，還有具有工業(yè)標(biāo)準(zhǔn) EDA 工具接口，并且可以運(yùn)行在多種操作平臺上。使 QuartusII 提供了 豐富的邏輯功能庫、模塊庫以及參數(shù)化的兆功能供設(shè)計(jì)者使用。它還具有開放核的特點(diǎn)，允許設(shè)計(jì)人員添加自己的宏功能模塊。充分利用這些邏輯功能模塊，可大大減少設(shè)計(jì)工作量 [15]。 QuartusII 由設(shè)計(jì)輸入、項(xiàng)目編譯、項(xiàng)目檢驗(yàn)和器件編程等四部分組成。設(shè)計(jì)輸入主要有文本編輯器、圖形編輯器、符號編輯器、波形編輯器以及第三方 EDA 工具生成的設(shè)計(jì)網(wǎng)表文件輸入等 ,輸入方式不同，生成的設(shè)計(jì)文件也不同。 編譯設(shè)計(jì)項(xiàng)目主要是根據(jù)要求設(shè)計(jì)參數(shù)和編譯策略，如選定其間、鎖定引腳等等，然后對項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合、器件適配，產(chǎn)生報(bào)告 文件，供分析仿真及編程用。項(xiàng)目檢驗(yàn)方法包過功能仿真、模擬仿真和定時(shí)分析，編程驗(yàn)證是將仿真后的目標(biāo)文件編入所選定的 Altera 可編程邏輯器件中，然后加入實(shí)際激勵信號進(jìn)行測試，檢查是否達(dá)到要求 [14]。 QuartusII 的設(shè)計(jì)流程 QuartusII 由設(shè)計(jì)輸入、編譯、 仿真和編程與驗(yàn)證等四部 分組成。如圖 71 所示。 (1)設(shè)計(jì)輸入主要有文本編輯器、圖形編輯器、符號編輯器、波形編輯器以及第三方 EDA 工具生成的設(shè)計(jì)網(wǎng)表文件輸入等，輸入方式不同，生成的設(shè)計(jì)文件也不同。 (2)編譯部分 要求設(shè)定編譯參數(shù)和編譯策 略，如器件的選擇、邏輯綜合方式的選擇等。然后根據(jù)設(shè)定的參數(shù)和策略對設(shè)計(jì)項(xiàng)目進(jìn)行網(wǎng)表提取、邏輯綜合和器件適配，并產(chǎn)生報(bào)告文件、延時(shí)信息文件及編程文件，供分析仿真和編程使用。 (3)仿真 包括功能仿真、時(shí)序仿真和定時(shí)分析，可以利用軟件的仿真功能來驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。 (5)編程與驗(yàn) 證， 用經(jīng)過仿真確認(rèn)后的編程文件通過編程 （ Programmer） 將設(shè)計(jì)設(shè)計(jì)輸入 編 譯 在系統(tǒng)測試 編 程 修改設(shè)計(jì) 仿真與定時(shí)分析 圖 71 設(shè)計(jì) 流程圖 唐 山 學(xué) 院 畢 業(yè) 設(shè) 計(jì) 26 下載到實(shí)際芯片中，最后測試芯片在系統(tǒng)中的實(shí)際運(yùn)行性能。 在設(shè)計(jì)過程中，如果出現(xiàn)錯誤，則需重新回到設(shè)計(jì)輸入階段，改正錯誤或調(diào)整電路后重復(fù)上述過程。 QuartusII 軟件的使用 方法 任何一項(xiàng)設(shè)計(jì)都可以看成一項(xiàng)工程（ Proj