【導(dǎo)讀】伴隨著集成電路技術(shù)的發(fā)展，電子設(shè)計自動化逐漸成為重要的設(shè)計手段，已經(jīng)廣泛應(yīng)用于模擬與數(shù)字電路系統(tǒng)等許多領(lǐng)域。數(shù)字頻率計是一種基本的測量儀器。用等精度頻率測量方法具有測量精度保持恒定，不隨所測信號的變化而變化的特點。歷史及其優(yōu)點，概述了EDA軟件平臺QUARTUSⅡ；然后介紹了頻率測量的一般原理，際電路測試，仿真和實驗結(jié)果表明，該頻率計有較高的實用性和可靠性。

　　

【正文】 eg32b為鎖存器。在信號 load的上升沿時，立即對模塊的輸入口的數(shù)據(jù)鎖存到 reg32b蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 16 的內(nèi)部，并由 reg32b 的輸出端輸出，然后，七段譯碼器可以譯碼輸出。在這里使用了鎖存器，好處是可以穩(wěn)定顯示數(shù)據(jù)，不會由于周期性的清零信號而不斷閃爍。 Cnt10 為十進(jìn)制計數(shù)器。有一時鐘使能輸入端 ENA，用于鎖定計數(shù)值。當(dāng)高電平時允許計數(shù)，低電平時禁止計數(shù)。將八個十進(jìn)制計數(shù)器 Cnt10 級聯(lián)起來實現(xiàn) 8 位十進(jìn)制計數(shù)功能 [2， 7] 。 disply 為七段譯碼顯示驅(qū)動電路，可以將 頻率計數(shù)的結(jié)果譯成能在數(shù)碼管上顯示 的相對應(yīng)的阿拉伯?dāng)?shù)字，便于讀取測量的結(jié)果。 為了實現(xiàn)系統(tǒng)功能，測頻控制信號發(fā)生器 testctl、計數(shù)器 Cnt鎖存器 reg32b 存在一個工作時序的問題，設(shè)計時需要綜合考慮。 8位數(shù)字頻率計的頂層框圖 （ ），設(shè)計實現(xiàn)包括信號源模塊（ F1MHZ、CNT） 、頻率計模塊（ FREQ）和顯示模塊（ display）三大模塊。下面分別介紹三個模塊的結(jié)構(gòu)和實現(xiàn)方法。 信號源模塊 信號源是為了產(chǎn)生 1MHz 的門控信號和待測的定頻信號，而對輸入系統(tǒng)時鐘 clk（ 50MHz）進(jìn)行分頻的模塊，設(shè)計源代碼 對輸入系統(tǒng)時鐘 clk（ 50MHz）進(jìn)行分頻產(chǎn)生 1MHz 信號。 PIN1MHZ的封裝圖如 ，圖中 CLKIN為接入的 100MHZ信號，圖中 CLKOUT為接到 CNT 的 CLK 的 1MHZ 的信號。 clk in clk outPI N1M HZ_1ins t 圖 PIN1MHZ封裝圖 PIN1MHZ 的工作時序 仿真 圖如圖 所示 。 圖 信號源模塊仿真圖 從 PIN1MHZ 的工作時序 仿真圖可以看出： 由系統(tǒng)時鐘提供的 100MHz 的輸入信號，蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 17 經(jīng)過信號源模塊，通過 100 分頻產(chǎn)生 1MHZ 的時鐘信號 ，達(dá)到了設(shè)計所需的預(yù)期效果。 分頻器 此 程序要求將 1MHZ的輸入頻率分別進(jìn)行 21分頻 (產(chǎn)生 500KHZ的輸出頻 freq500k)、23分頻 (產(chǎn)生 125 KHZ的輸出頻率 freq125k)、 25 分頻 (產(chǎn)生 31250HZ的輸出頻 freq31250)、27分頻 (產(chǎn)生 7812HZ的輸出 頻率 freq7812)、 29分頻 (產(chǎn)生 1953HZ的輸出頻率 freq1953)、 211分頻 (產(chǎn)生 488HZ的輸出頻率 freq488)、 213分頻 (產(chǎn)生 1HZ的輸出頻率 freq1)。 CNT的封裝圖如圖 ，圖中 CLK為 PIN1MHZ輸入的 1MHZ信號， freq1為輸出給控制信號發(fā)生器的 1HZ信號， 7812HZ的輸出頻率 freq7812被作為顯示模塊的時鐘輸入， freq 48 freq195 freq31250、 freq125K、 freq500K作 為待測信號。 clk f req1f req488f req1953f req7812f req3125 0f req125kf req500ktins t 圖 CNT 的工作時 序仿真圖如圖 所示 。 圖 CNT 的 時序仿真圖 當(dāng) 1MHZ 頻率波形輸入后 ，分別產(chǎn)生了設(shè)計所需要的 500KHZ 的輸出頻 freq500k，125 KHZ 的輸出頻率 freq125k， 31250HZ 的輸出頻 freq31250， 7812HZ 的輸出頻率freq7812， 1953HZ 的輸 出頻率 freq1953， 488HZ 的輸出頻率 freq488， 1HZ 的輸出頻率freq1。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 18 測頻控制信號產(chǎn)生器 控制模塊的作用是產(chǎn)生測頻所需要的各種控制信號?？刂菩盘柕臉?biāo)準(zhǔn)輸入時鐘為1HZ,每兩個時鐘周期進(jìn)行一次頻率測量。該模塊產(chǎn)生的 3 個控制信號，分別為TSTEN,LOAD, 信號用于在每次測量開始時，對計數(shù)器進(jìn)行復(fù)位，以清除上次測量的結(jié)果，該復(fù)位信號高電平有效，持續(xù)半個時鐘周期的時間。 TSTEN為計數(shù)允許信號，在 TSTEN 信號的上升沿時刻計數(shù)模塊開始對輸入信號的頻率進(jìn)行 測量，測量時間恰為一個時鐘周期 (正好為單位時間 1s)，在此時間里被測信號的脈沖數(shù)進(jìn)行計數(shù)，即為信號的頻率。然后將值鎖存，并送到數(shù)碼管顯示出來。設(shè)置鎖存器的好處是使顯示的數(shù)據(jù)穩(wěn)定，不會由于周期性的清零信號而不斷閃爍。在每一次測量開始時，都必須重新對計數(shù)器清 0[7]。 測頻控制產(chǎn)生器如圖 ，圖中 CLK 接 CNT 的 FREQ1 的 1HZ 的信號， TSTEN 為計數(shù)允許信號，接計數(shù)器 CNT10 的 ENA， CLR_CNT 信號用于在每次測量開始時，對計數(shù)器進(jìn)行復(fù)位，接計數(shù)器 CNT10 的 CLR， LOAD 接鎖存器的 LOAD。 C LK TSTENC LR _C N TLO ADTESTC TLinst 圖 TESTCTL 的封裝圖 測頻控制信號發(fā)生器 TESTCTL 的工作時序圖，控制模塊的幾個控制信號的時序關(guān)系圖如圖 所示。 圖 TESTCTL的時序仿真圖 從圖中可看出，計數(shù)使能信號 TSTEN 在 1s 的高電平后，利用其反相值的上跳沿產(chǎn)生一個鎖存信號 LOAD,隨后產(chǎn)生清 0 信號上跳沿 CLR_CNT。為了產(chǎn)生這個時序圖需首先建立一個由 D 觸發(fā)器構(gòu)成的二分頻器，在每次時鐘 CLK 上升沿到來時令其翻轉(zhuǎn)。其中，控制信號時鐘 clk 的頻率取 1HZ，而信號 TSTEN 的脈寬恰好為 1s，可以用作閘門蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 19 信號。此時，根據(jù)測頻的時序要求，可得出信號 LOAD 和 CLR_CNT 的邏輯描述。由圖可知，在計數(shù)完成后，計數(shù)使能信號 TETEN 在 1s 的高電平后，利用其反相值的上跳沿產(chǎn)生一個鎖存信號 LOAD, 后， CLR_CNT 產(chǎn)生一個請零信號上跳沿。 鎖存器 鎖存器模塊也是必不可少的 ， 測量模塊測量完成后 ， 在 load信號的上升沿時刻將測量值鎖存到寄存器中 ， 然后輸出到顯示模塊。 鎖存器是起數(shù)據(jù)保持的作用，它將會把數(shù)據(jù)保存到下次觸發(fā)或復(fù)位。主要是主從觸發(fā)器組成的。用于存儲數(shù)據(jù)來進(jìn)行交換，使數(shù)據(jù)穩(wěn)定下來保持一段時間不變化，直到新的數(shù)據(jù)將其替換。 鎖存器 REG32B的封裝如圖 ，圖中 LOAD接控制測頻產(chǎn)生器 TESTCTL的 LOAD，而 DIN[31..0]接計數(shù)器 CNT10的 CQ[3..0]， DOUT[31..0]接顯示器 display的 in端。 L O A DD IN [3 1 ..0 ]D O U T[3 1 ..0 ]R E G 3 2 Bin s t 圖 REG32B的封裝圖 32 位鎖存器 REG32B 的工作時 序圖如圖 。 圖 REG32B 的時序仿 真 圖 本程序是用來實現(xiàn)鎖存器模塊的功能 ， 但它的程序相當(dāng)簡單 ， 在鎖存信號 load 的上升沿到來時 ， 鎖存器將測量值鎖存到寄存器 ， 然后輸出到顯示模塊。但從仿真圖 中可以明顯的看出，鎖存輸出并不是立即進(jìn)行的，而是經(jīng)歷了一個短暫的延時，這是由于硬件 引起的。 十進(jìn)制 計數(shù)器 計數(shù)器模塊是由 8 個帶有 異 步清零端 ， 進(jìn)位信號輸出的模為 10 的計數(shù)模塊級連而成。通過 ()進(jìn)行元件例化實現(xiàn)。此十進(jìn)制計數(shù)器的特殊之處是，有一時鐘使能輸入端 ENA，用于鎖定計數(shù)器。當(dāng)高電平計數(shù)允許，低電平時計數(shù)禁止。 計數(shù)器模塊用于對輸入信號的脈沖進(jìn)行計數(shù)，該模塊必 須 有計數(shù)允許、異步清 零 等端口，以便于控制蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 20 模塊對其進(jìn)行控制。 CNT10 的封裝如圖 ，其中 CLR 為復(fù)位接 TESTCTL 的 CLR_CNT 端， ENA 接TESTCTL 的 TSTEN 端， CQ[3..0]接鎖存器的 DOUT[31..0]端。 C LKC LRE N AC Q [3. .0]C A R R Y _O U TC N T10in s t 圖 CNT10 的封裝圖 有時鐘使能的十進(jìn)制計數(shù)器 CNT10的工作時序仿真如圖 。 圖 CNT10 的時序仿真圖 此程序模塊實現(xiàn)的功能是帶使能端的 10 進(jìn)制計數(shù)。程序要求只有當(dāng)使能端信號為高電平時計數(shù)器才能正常工作，每個時鐘的上升沿到來 時計數(shù)器加 1，因為這里要實現(xiàn)的是 10 進(jìn)制計數(shù)，所以當(dāng)計數(shù)到 10 時計數(shù)器清零，同時產(chǎn)生進(jìn)位信號，這里的進(jìn)位信號僅為一個脈沖信號，一旦計數(shù)從 10 變?yōu)?1，脈沖信號立即變?yōu)榈碗娖?。同時該計數(shù)器也應(yīng)帶有清零信號，一旦清零信號為高電平，計數(shù)器立即清零。 顯示模塊 顯示 模塊設(shè)計 LED有段碼和位碼之分，所謂段碼就是讓 LED顯示出八位數(shù)據(jù)，一般情況下要通過一個譯碼電路，將輸入的 4位 2進(jìn)制數(shù)轉(zhuǎn)換為與 LED顯示對應(yīng)的 8位段碼。位碼也就是 LED的顯示使能端，對于共陰級的 LED而言，低電平使能，在本 設(shè)計 中設(shè)計了一個 3位的 循環(huán)計數(shù)器，將計數(shù)結(jié)果輸入到譯碼器，譯碼結(jié)果輸出即可依次使能每個 LED。例如：要讓 8個 LED同時工作顯示數(shù)據(jù)，就是要不停的循環(huán)掃描每一個 LED，并在使能每一個 LED的同時，輸入所需顯示的數(shù)據(jù)對應(yīng)的 8位段碼。雖然 8個 LED是依次顯示，但是受視覺分辨率的影響，看到的現(xiàn)象是 8個 LED同時工作 。 display 模塊的頂層圖如下所示。 CNT計數(shù)產(chǎn)生掃描信號（位碼）， LED模塊用于查表產(chǎn)生 LED段碼輸出。 圖 display的封裝圖。圖中 in0~in7接鎖存器的 DOUT[31..0]端。 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 21 in 7[ 3. .0]in 6[ 3. .0]in 5[ 3. .0]in 4[ 3. .0]in 3[ 3. .0]in 2[ 3. .0]in 1[ 3. .0]in 0[ 3. .0]c lklo ut 7[ 6. .0]SEL[ 2. .0]di s pl ayin s t 圖 display的封裝圖 display 工作時序圖如下圖 。 圖 disply 工作時序圖 用 8 個 LED 將待測頻率顯示出來，將通過十進(jìn)制計數(shù)器的時鐘信號 CLK，輸出為時鐘信號計數(shù)譯碼后的顯示驅(qū)動端，在八段 LED譯碼為對應(yīng)的八段二進(jìn)制編碼，并由數(shù)碼顯示器顯示出來。圖 中為 相 應(yīng)二進(jìn)制編碼與相對應(yīng)的屏顯數(shù)字。 顯示電路 圖 display 硬件結(jié)構(gòu)圖 蘭州交通大學(xué)畢業(yè)設(shè)計（論文） 22 此部分如圖 ，圖中主要由 0~7 循環(huán)累加器、 38 譯碼器、 BCD7 段顯示譯碼器、8 選 1 多路數(shù)據(jù)開關(guān)和 8 個 LED 顯示器組成的掃描數(shù)碼顯示器。 譯碼器 74138 譯碼器作為數(shù)據(jù)分配器的功能表如表 1 所示 。 表 1 74LS138 編碼器作為數(shù)據(jù)分配器的功能表 輸入 輸出 EN1 EN2B EN2A C B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 X X X X 1 1 1 1 1 1 1 1 1 0 D 0 0 0 D 1 1 1 1 1 1 1 1 0 D 0 0 1 1 D 1 1 1 1 1 1 1 0 D 0 1 0 1 1 D 1 1 1 1 1 1 0 D 0 1 1 1 1 1 D 1 1 1 1 1 0 D 1 0 0 1 1 1 1 D 1 1 1 1 0 D 1 0 1 1 1 1 1 1 D 1 1 1 0 D 1 1 0 1 1 1 1 1 1 D 1 1 0 D 1 1 1 1 1 1 1 1 1 1 D 74LS138 的 3 個譯碼輸入 C、 B、 A 用做數(shù)據(jù)分配器的地址輸入， 8 個輸出 Y0~Y7用做 8 路數(shù)據(jù)輸出， 3 個輸入 控制端中的 EN2A 用做數(shù)據(jù)輸入端， EN2B接地， EN1 用做使能端 [6]。當(dāng) EN1=1，允許數(shù)據(jù)分配，若需要將輸入數(shù)據(jù)轉(zhuǎn)送至輸出端 Y2，地址輸入應(yīng)為 CBA=010，由功能表可得 : 2 1 2 2 2()A