【正文】 nt is when 0000 = sp=whole(3 downto 0)。 when 0001 = sp=whole(7 downto 4)。 when 0010 = sp=whole(11 downto 8)。 when 0011 = sp=whole(15 downto 12)。 when 0100 = sp=whole(19 downto 16)。 when 0101 = sp=whole(23 downto 20)。 when 0110 = sp=whole(27 downto 24)。 when 0111 = sp=whole(31 downto 28)。 when others = end case。 end if。end process。利用這種方法，有一個(gè)問(wèn)題必須注意，那就是什么時(shí)候開(kāi)始進(jìn)行數(shù)據(jù)分離和數(shù)碼管選擇以及驅(qū)動(dòng)，也就是說(shuō)必須保證系統(tǒng)工作的同步性，計(jì)數(shù)器 count 由零變?yōu)橐坏耐瑫r(shí)，必須選擇到第一個(gè)數(shù)碼管，并把輸入數(shù)據(jù)的后四位準(zhǔn)確傳分離出來(lái)，然后通過(guò)譯碼，驅(qū)動(dòng)第一個(gè)數(shù)碼管進(jìn)行顯示，在這期間，如果有一步?jīng)]有同步完成，將使整個(gè)系統(tǒng)發(fā)生錯(cuò)誤。 系統(tǒng)仿真EDA 設(shè)計(jì)的優(yōu)勢(shì)之一就是在設(shè)計(jì)過(guò)程中可以對(duì)每個(gè)模塊進(jìn)行隨時(shí)仿真，這樣可以提高設(shè)計(jì)精度和穩(wěn)定性，縮短開(kāi)發(fā)周期，也可以節(jié)約開(kāi)發(fā)成本，對(duì)每一模塊的仿真也可以更準(zhǔn)確的把握信號(hào)在系統(tǒng)中的特性，可對(duì)系統(tǒng)隨時(shí)優(yōu)化。下面就對(duì)每個(gè)模塊的仿真過(guò)程和整個(gè)系統(tǒng)的仿真通過(guò)仿真波形詳細(xì)描述，以便更直觀的表明系統(tǒng)性能，并對(duì)設(shè)計(jì)過(guò)程中出現(xiàn)的一些問(wèn)題以及解決方法進(jìn)行說(shuō)明。在說(shuō)明前，有兩點(diǎn)需要聲明，系統(tǒng)的時(shí)鐘頻率全部是兆赫茲級(jí)的，也就是說(shuō)，全部是納秒級(jí)，在用QuartusⅡ仿真時(shí)，仿真的時(shí)間定為 1000 納秒，但在實(shí)際應(yīng)用中，操作時(shí)間遠(yuǎn)遠(yuǎn)大于這個(gè)時(shí)間，一些性能因?yàn)闀r(shí)間長(zhǎng)會(huì)更加穩(wěn)定；第二點(diǎn)就是以下的所有波形仿真圖全是以頻率測(cè)量為例。 信號(hào)處理模塊仿真如圖 42 所示，當(dāng)系統(tǒng)清零過(guò)后，CL 置高電平，系統(tǒng)使能，隨著被測(cè)信號(hào) tclk的上升沿到來(lái)，系統(tǒng)計(jì)數(shù)器開(kāi)始工作，當(dāng) CL＝0 時(shí)，再用 tclk 上升沿是計(jì)數(shù)器停止計(jì)數(shù)。 圖 42 信號(hào)處理模塊仿真波形其中，bclk 時(shí)系統(tǒng)標(biāo)準(zhǔn)時(shí)鐘，BZQ 和 TSQ 分別是標(biāo)準(zhǔn)信號(hào)計(jì)數(shù)器和被測(cè)信號(hào)計(jì)數(shù)器的計(jì)數(shù)結(jié)果，data1 和 data2 是信號(hào)處理模塊的數(shù)據(jù)輸出，它們的值就是兩個(gè)計(jì)數(shù)器中的值，data1 由 BZQ 賦值，data2 由 TSQ 賦值，這里需要說(shuō)明一點(diǎn)，兩個(gè)賦值并不是實(shí)時(shí)傳遞的，而是由一個(gè)系統(tǒng)標(biāo)志信號(hào) start 使能，該信號(hào)在計(jì)數(shù)器工作時(shí)位高電平，停止計(jì)數(shù)后被置低，此時(shí)才對(duì) data1 和 data2 進(jìn)行賦值，這樣做有一個(gè)好處，因?yàn)橛?jì)數(shù)輸出的數(shù)據(jù)下一步就要送到計(jì)算模塊進(jìn)行處理，如果信號(hào)是隨時(shí)傳遞的，即在計(jì)數(shù)器還沒(méi)有計(jì)數(shù)完成，數(shù)據(jù)不穩(wěn)定的情況下就被送入計(jì)算模塊處理，會(huì)使整個(gè)系統(tǒng)不穩(wěn)定，尤其在很短的 1000ns 的仿真時(shí)間里，這個(gè)缺點(diǎn)更加明顯。從圖42 中可以看出，在 start 信號(hào)為 1 時(shí)，雖然 BZQ 和 TSQ 都有數(shù)值，但 data1 和data2 都是 0，當(dāng) start 為 0 才對(duì)它們進(jìn)行賦值，分別為 8 和 4，本次仿真，被測(cè)信號(hào)的頻率正好為標(biāo)準(zhǔn)頻率信號(hào)的 倍，可見(jiàn)系統(tǒng)功能正確。 計(jì)算模塊仿真計(jì)算模塊基本上是調(diào)用 QuartusⅡ中的宏模塊設(shè)計(jì)的，在功能實(shí)現(xiàn)上沒(méi)有什么問(wèn)題，只是在運(yùn)用是出現(xiàn)了一個(gè)問(wèn)題，對(duì)于宏模塊實(shí)現(xiàn)的計(jì)算，要在輸入數(shù)據(jù)后約200ns 時(shí)才能生成穩(wěn)定輸出，如果時(shí)間不夠，會(huì)產(chǎn)生亂碼，這個(gè)問(wèn)題在開(kāi)始的仿真過(guò)程中遇到過(guò)，這就涉及到一個(gè)問(wèn)題，就是計(jì)算模塊的處理過(guò)的數(shù)據(jù)要經(jīng)過(guò)一定延時(shí)才可以送到譯碼模塊進(jìn)行譯碼驅(qū)動(dòng)，否則會(huì)使譯碼模塊成生亂碼，對(duì)于這個(gè)問(wèn)題，會(huì)在譯碼模塊部分說(shuō)明。圖 43 是計(jì)算模塊的仿真波形。 圖 43 計(jì)算模塊仿真波形其中 denom 是輸入的除數(shù)，number 是被除數(shù)，quot 是計(jì)算結(jié)果的整數(shù)部分，remain 是結(jié)果的余數(shù)部分，從圖 43 中可以看出計(jì)算結(jié)果的正確性。 譯碼模塊這部分的設(shè)計(jì)是采用掃描顯示，就是設(shè)計(jì)一個(gè)計(jì)數(shù)器，隨時(shí)鐘上升沿到來(lái)進(jìn)行累加，每個(gè)上升沿到來(lái)時(shí)加 1，驅(qū)動(dòng)一個(gè)數(shù)碼管，這樣，模塊的工作全由時(shí)鐘控制，上一節(jié)已經(jīng)說(shuō)過(guò)，計(jì)算模塊的數(shù)據(jù)不能實(shí)時(shí)傳遞到譯碼模塊，也就是對(duì)譯碼模塊的開(kāi)始作用的時(shí)間有一定要求，系統(tǒng)是采用一個(gè)人為控制的開(kāi)關(guān)，就是在系統(tǒng)剛開(kāi)始工作時(shí)，沒(méi)有時(shí)鐘輸入，而在系統(tǒng)運(yùn)行一段時(shí)間，結(jié)果趨于穩(wěn)定后，把開(kāi)關(guān)置 0，開(kāi)始輸入時(shí)鐘，其實(shí)，在實(shí)際應(yīng)用中，人為動(dòng)作相對(duì)于兆赫茲級(jí)的系統(tǒng)頻率來(lái)說(shuō)，是很慢的，并不影響正常的測(cè)量操作。該功能的仿真如圖 44 所示。 圖 44 延時(shí)時(shí)鐘驅(qū)動(dòng)模塊仿真 其中 clk1 是模塊輸入時(shí)鐘，clk2 是輸出，enab 是開(kāi)關(guān)，如圖所示，當(dāng) enab＝0時(shí)，clk1 才能傳遞到 clk2，否則，clk2 沒(méi)有輸出。在譯碼模塊設(shè)計(jì)中，還出現(xiàn)了一個(gè)問(wèn)題，因?yàn)樽g碼模塊在時(shí)鐘加 1 會(huì)進(jìn)行三個(gè)處理，分別是：32 位數(shù)據(jù)分離，選擇要顯示數(shù)據(jù)的數(shù)碼管和用分離后的 4 位數(shù)據(jù)驅(qū)動(dòng)被選擇到的數(shù)碼管，在設(shè)計(jì)是這三步應(yīng)該是同時(shí)進(jìn)行的，可在實(shí)際工作中，肯定會(huì)存在傳送延時(shí)，這樣會(huì)出現(xiàn)錯(cuò)誤，如圖 45 所示。圖 45 有誤譯碼由于沒(méi)有實(shí)現(xiàn)系統(tǒng)同步，當(dāng)計(jì)數(shù)器為 1 時(shí)，32 為 whole 數(shù)據(jù)的后四位并沒(méi)有正確分離出來(lái)，導(dǎo)致譯碼后的結(jié)果 seg 一直為 0，這是因?yàn)榉抡鏁r(shí)間太短， ，而時(shí)鐘頻率太慢，這樣，把時(shí)鐘頻率提高 5 倍，就有正確結(jié)果了，如圖 46。圖 46 正確譯碼結(jié)果從圖可知，系統(tǒng)時(shí)鐘頻率提高后，當(dāng)計(jì)數(shù)器 count 加 1，sp （分離出的 4 位數(shù)據(jù)）正好是 whole 的四位，這時(shí)再等一個(gè)上升沿到來(lái)，數(shù)碼管選擇器前移一位，同時(shí)數(shù)碼管驅(qū)動(dòng)信號(hào) seg 也顯示出相應(yīng)數(shù)字，要再等一個(gè)時(shí)鐘才進(jìn)行這些操作是要保持系統(tǒng)的同步性。 系統(tǒng)結(jié)果仿真在每個(gè)模塊仿真結(jié)果合理后，接下來(lái)就要對(duì)整個(gè)系統(tǒng)性能進(jìn)行仿真，在仿真過(guò)程中，仍然要注意時(shí)序問(wèn)題，因?yàn)橐坏r(shí)序發(fā)生問(wèn)題，將會(huì)影響到整個(gè)系統(tǒng)的性能和測(cè)量結(jié)果的準(zhǔn)確性。圖 47 有誤結(jié)果 1 如圖 47 所示，在第一次仿真中，由于信號(hào)處理模塊的 CL 一直為高電平，而當(dāng)時(shí)又沒(méi)有控制該模塊的輸出，使得數(shù)據(jù)持續(xù)實(shí)時(shí)的送入計(jì)算模塊，導(dǎo)致了測(cè)量的錯(cuò)誤。 圖 48 有誤結(jié)果 2在圖 48 中，由于開(kāi)始沒(méi)有對(duì)計(jì)算模塊中的宏模塊進(jìn)行仿真，所以不了解其傳遞特性，留給計(jì)算的時(shí)間太短，雖然輸入的數(shù)據(jù)是穩(wěn)定的，但輸出還沒(méi)有達(dá)到穩(wěn)定就把結(jié)果送入到譯碼模塊，從圖里可以看出，quot 是除法器輸出的整數(shù)位，remain是余數(shù)位，其結(jié)果非?；靵y，導(dǎo)致譯碼模塊根本無(wú)法進(jìn)行正常分離和譯碼顯示，得出的結(jié)果毫無(wú)價(jià)值。圖 49 正確結(jié)果在發(fā)現(xiàn)了基于各模塊的正確仿真和解決了上面兩個(gè)問(wèn)題的基礎(chǔ)上，圖 49 所示的就是正確的仿真結(jié)果。 測(cè)量結(jié)果以及誤差分析 本設(shè)計(jì)共可實(shí)現(xiàn)四個(gè)功能，分別為對(duì)頻率、相位、脈寬和占空比的測(cè)量，根據(jù)仿真結(jié)果，具體分析如下： （1）頻率測(cè)量：測(cè)量精度和誤差列于表 41。 表 41 頻率測(cè)量被測(cè)信號(hào)頻率（Hz） 實(shí)測(cè)頻率（Hz） 測(cè)量誤差1K ％10K ％100K ％1M 1000000 ％10M 10000000 ％由表 41 可知，被測(cè)信號(hào)頻率越大，精度越大，整個(gè)系統(tǒng)的測(cè)量精度可以達(dá)到％。（2）脈寬測(cè)量 圖 410 脈寬測(cè)量如圖 410 所示，系統(tǒng)時(shí)鐘是 10ns，被測(cè)信號(hào)的正脈寬也為 10ns，從 data1 可以讀出，被測(cè)脈寬正好為系統(tǒng)時(shí)鐘周期的 1 倍，測(cè)量結(jié)果正確，精度可以達(dá)到 10ns。（3）相位差測(cè)量圖 411 pll 仿真波形第三章已經(jīng)說(shuō)明過(guò)，本設(shè)計(jì)是通過(guò)一個(gè)鎖相環(huán)在系統(tǒng)內(nèi)部產(chǎn)生兩個(gè)帶有固定相位差的同頻率信號(hào)的，再通過(guò)后續(xù)電路求解其相位差，鎖相環(huán)仿真結(jié)果如圖 410。如圖 411 所示，in 為輸入的 50MHz 的信號(hào)，c0 和 c1 是鎖相環(huán)產(chǎn)生的兩個(gè)互相相差 10ns 相位的 20MHz 的信號(hào)，epo 是 c0 和 c1 的相位差波形，其頻率也為20MHz，正脈沖寬度為 10ns，如果把 epo 輸入到所設(shè)計(jì)的系統(tǒng)，利用正脈沖測(cè)量功能就可以求出相位差 ，因?yàn)椋篯15[ （41）tT?????2圖 412 是求得相位差的仿真波形。圖 412 求相位差結(jié)果仿真波形圖中，inclk0 是標(biāo)準(zhǔn)頻率信號(hào)，其頻率為 100MHz， ，產(chǎn)生的差位差波形的正脈沖寬度為 10ns，正好等于標(biāo)準(zhǔn)頻率信號(hào)的一個(gè)周期，所以當(dāng)系統(tǒng)處于穩(wěn)定時(shí)， data1輸出值為 1，當(dāng) sel＝“00000010”時(shí)（選中第二個(gè)數(shù)碼管） ，seg＝“10111011”（數(shù)碼管顯示 1） ，結(jié)果正確。第五章 系統(tǒng)調(diào)試 系統(tǒng)引腳約束及功能在經(jīng)過(guò)上一章仿真后，可以看出各個(gè)指標(biāo)的測(cè)量都已滿足設(shè)計(jì)要求，下一步就可以對(duì) FPGA 芯片進(jìn)行下載和調(diào)試，完成設(shè)計(jì)的最后一步。在對(duì) FPGA 下載前，首先需要對(duì)設(shè)計(jì)系統(tǒng)的輸入和輸出進(jìn)行引腳約束，目的是使輸入輸出信號(hào)對(duì)應(yīng) FPGA 相應(yīng)引腳，以達(dá)到正確控制和顯示。表 51 是系統(tǒng)相關(guān)信號(hào)與 FPGA 引腳對(duì)應(yīng)表，以及功能解釋。表 51 引腳功能說(shuō)明引腳名稱(chēng) 地址 功能 對(duì)應(yīng)信號(hào) 作用SW1 N5 2 選 1 開(kāi)關(guān) Cho 選擇輸入未知頻率信號(hào)或是相位差信號(hào)SW2 M2 2 選 1 開(kāi)關(guān) Cl 計(jì)數(shù)器使能，高電平有效SW3 M4 2 選 1 開(kāi)關(guān) Clr 系統(tǒng)清零，高電平有效SW4 N2 2 選 1 開(kāi)關(guān) Spul 選擇測(cè)脈寬或是測(cè)頻SW5 N4 2 選 1 開(kāi)關(guān) Enab 顯示使能，低電平有效7SEG_A L2 數(shù)碼管 A 段驅(qū)動(dòng)信號(hào)SEG[0] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_B K4 數(shù)碼管 B 段驅(qū)動(dòng)信號(hào)SEG[1] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_C H3 數(shù)碼管 C 段驅(qū)動(dòng)信號(hào)SEG[2] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_D H4 數(shù)碼管 D 段驅(qū)動(dòng)信號(hào)SEG[3] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮表 51 引腳功能說(shuō)明(續(xù))7SEG_E D9 數(shù)碼管 E 段驅(qū)動(dòng)信號(hào)SEG[4] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_F L3 數(shù)碼管 F 段驅(qū)動(dòng)信號(hào)SEG[5] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_G L4 數(shù)碼管 G 段驅(qū)動(dòng)信號(hào)SEG[6] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_H H1 數(shù)碼管 H 段驅(qū)動(dòng)信號(hào)SEG[7] 為 1 時(shí)該段數(shù)碼管被點(diǎn)亮7SEG_A1 H2 為 1 時(shí)選擇到第一個(gè)數(shù)碼管SEL[0] 為 1 時(shí)選擇該數(shù)碼管7SEG_A2 G1 為 1 時(shí)選擇到第 SEL[1] 為 1 時(shí)選擇該數(shù)二個(gè)數(shù)碼管 碼管7SEG_A3 G2 為 1 時(shí)選擇到第三個(gè)數(shù)碼管SEL[2] 為 1 時(shí)選擇該數(shù)碼管7SEG_A4 F1 為 1 時(shí)選擇到第四個(gè)數(shù)碼管SEL[3] 為 1 時(shí)選擇該數(shù)碼管7SEG_A5 F2 為 1 時(shí)選擇到第五個(gè)數(shù)碼管SEL[4] 為 1 時(shí)選擇該數(shù)碼管7SEG_A6 E2 為 1 時(shí)選擇到第六個(gè)數(shù)碼管SEL[5] 為 1 時(shí)選擇該數(shù)碼管7SEG_A7 G3 為 1 時(shí)選擇到第七個(gè)數(shù)碼管SEL[6] 為 1 時(shí)選擇該數(shù)碼管7SEG_A8 G4 為 1 時(shí)選擇到第八個(gè)數(shù)碼管SEL[7] 為 1 時(shí)選擇該數(shù)碼管 系統(tǒng)調(diào)試系統(tǒng)采用的標(biāo)準(zhǔn)頻率是 50MHz，即周期為 20ns。在調(diào)試頻率測(cè)量功能時(shí)，分別對(duì)系統(tǒng)輸入了頻率為 1KHz、50MHz 、581KHz和 1080KHz 的信號(hào)，其顯示結(jié)果見(jiàn)附錄 1 所示：因?yàn)樗O(shè)計(jì)的頻率與相位計(jì)的有效量程范圍是 1K50MHz，所以在進(jìn)行頻率測(cè)量時(shí)，所有的顯示結(jié)果全部都是以 KHz為單位，這樣從附圖 1 中可以看出，當(dāng)輸入被測(cè)信號(hào)頻率為 1KHz 時(shí)，顯示結(jié)果為1；在附圖 2 中，輸入信號(hào)的頻率為 50MHz，顯示為 50000，按照第二章式 23 可以推出，測(cè)量精度可達(dá) ％。下面，又隨機(jī)生成了兩個(gè)頻率值，分別為 581KHz 和 1080KHz，把這兩個(gè)信號(hào)分別輸入系統(tǒng)得到附錄 1 中圖 圖 4 的顯示結(jié)果，分別為 581 和 1080，從顯示結(jié)果可以看對(duì)于頻率與標(biāo)準(zhǔn)信號(hào)的頻率不是整數(shù)倍的被測(cè)信號(hào)，測(cè)量系統(tǒng)仍然可以達(dá)到一個(gè)比較滿意的精度。對(duì)于相位的測(cè)量，由于它與脈寬測(cè)量的原理和測(cè)量方法基本相同，所以不單獨(dú)對(duì)脈寬測(cè)量功能進(jìn)行調(diào)試了，通過(guò)測(cè)量相位差就可以知道脈寬測(cè)量的精度，在調(diào)試時(shí)，分別用鎖相環(huán)生成兩個(gè) 20MHz，相位差分別為 10ns、20ns、30ns 和 40ns 的信號(hào)，顯示結(jié)果見(jiàn)附錄。從附圖 5 可知，當(dāng)相位差為 40ns 時(shí)，顯示為 4；從附圖 6 可以看出，當(dāng)相位差為 10ns 時(shí)，顯示結(jié)果為 1。在測(cè)量相位時(shí)，沒(méi)有直接顯示測(cè)量得出的相位差，