【導(dǎo)讀】定的內(nèi)容，不弄虛作假，不抄襲別人的工作內(nèi)容。貢獻的個人和集體均已在文中注明。本人承擔相應(yīng)的法律責(zé)任。4．本人完全了解學(xué)校關(guān)于保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，校保留畢業(yè)設(shè)計（論文）的復(fù)印件和電子版本，允許被查閱和借閱；以公布其中的全部或部分內(nèi)容。頻率測量是電子測量領(lǐng)域最基本也是最重要的測量之一。但基于傳統(tǒng)測頻原。因此，本文提出了一種基于CPLD的數(shù)字頻率計的設(shè)計方法。電路簡潔，軟件潛力得到充分挖掘，低頻段測量精度高，有效防止了干擾的侵入，該頻率計采用先進的EDA技術(shù)及自上而下的設(shè)計，使用流行的VHDL語言。編程，并在Max+plusII軟件平臺上進行編譯仿真。結(jié)果證明此設(shè)計方案符合畢設(shè)要求和技術(shù)參數(shù)。

　　

【正文】 閘門信號的最大采樣時間為 （ 1ms）時，其計數(shù)值在 0～ 9999 之間，把它轉(zhuǎn)換成頻率為 1000Hz，最大頻率為 ，此即為頻率計工作的 4 檔。 本設(shè)計中，系統(tǒng)輸入時鐘為 4MHz，經(jīng)過分頻器后轉(zhuǎn)換為 1KHz 的信號。為產(chǎn)生四種不同的閘門信號 T，可有一組 3 級模 10 計數(shù)器對 1000Hz信號進行分頻，為控制信號發(fā)生器提供四種不同的頻率信號，通過數(shù)據(jù)選擇器 41MUX 利用量程選擇開關(guān)控制閘門信號 T 的基準時鐘。 41MUX 為 4 選 1 數(shù)據(jù)選擇器，其 4 個輸入為 1KHz 信號進行分頻后的 4 種不同的信號 1s、 100ms、 10ms、 1ms。 A、 B 為量程選擇開關(guān)，其 4 種不同的編碼狀態(tài) 00、 0 11 通過 4 選 1 數(shù)據(jù)選擇器分別選擇輸出 4 種不同的 clk， clk將作為控制信號發(fā)生器模塊的控制時鐘脈沖。 A、 B 的四種不同的編碼狀態(tài)通過24 譯碼器 74139M 產(chǎn)生 4 個量程狀態(tài)的 p0（ 1 檔）、 p1（ 2 檔）、 p2（ 3 檔）、 p3（ 4 檔）。 MUX41 與 74139M 的器件符號如圖 47 所示，器件連接如圖 48 所示，生成的閘門定時器件如圖 49 所示。 圖 47 MUX41與 74139M的電路符號圖 長春理工大學(xué)本科畢業(yè)設(shè)計 20 圖 48 閘門定時模塊器件連接圖 圖 49 閘門定時模塊器件符號圖 仿真無誤后對引腳進行鎖定。 測頻 控制信號發(fā)生器模塊 測頻 控制信號發(fā)生器模塊： 每次測量時，用由時基信號產(chǎn)生的閘門信號啟動計數(shù)器，對輸入脈沖信號計數(shù)，閘門信號結(jié)束即將計數(shù)結(jié)果送入鎖存器，然后計數(shù)器清 零，準備下一次計數(shù)。若閘門時鐘信號 CLK1頻率是 1Hz，即 2分頻后產(chǎn)生一個脈寬為 1秒的時鐘 EN信號。 EN信號 控制著清零信號、計數(shù)使能信號以及鎖存信號。當 EN高電平時，允許計數(shù)；當 EN信號 低電平時，停止計數(shù)。 測頻 控制信號發(fā)生器模塊的的各個引腳的意義是： CLK1：輸入時鐘信號； EN：輸出脈沖使能控制信號； CLR：輸出清零信號； LOAD：輸出鎖存信號； VHDL 設(shè)計輸入： 建立新文件：選取窗口菜單 File→ New，出現(xiàn)對話框， 選擇 Text Editor file選項，單擊 OK 按鈕，進入文本編輯介面。 保存：選取窗口菜單 File→ Save，出現(xiàn)對話框，鍵入文件名 ，單擊 OK 按鈕。 長春理工大學(xué)本科畢業(yè)設(shè)計 21 指定項目名稱，要求與文件名相同：選取窗口菜單 File→ Project→ Name，鍵入文件名 kongzhi，單擊 OK 按鈕。 選取實際編程器件型號：選取窗口菜單 Assign→ Device，出現(xiàn)對話框，選擇 EPF10K 系列的 EPM7128SLC8415。 輸入 VHDL 源程序。見附錄 A。 保存并查錯：選取窗口菜單 File→ Project→ Save﹠ Check，即可對電路文件保存并進行檢查。 修改錯誤：針對 Massage→ Compier 窗口所提供的信息修改電路文件，直到?jīng)]有錯誤為止。 保存并編譯：選取窗口菜單 File→ Project→ Save﹠ Compile，即可進行編譯，產(chǎn)生 燒寫文 進行軟件仿真，觀察仿真波形是否符合邏輯設(shè)計要求。 創(chuàng)建電路符號：選取窗口菜單 File→ Create Default Symbol，可以產(chǎn)生，代表現(xiàn)在的設(shè)計電路符號。選取 File→ Edit Symbol，進入Symbol Edit 進行編輯。 1創(chuàng)建電路包含文件：選取窗口菜單 File→ Create Default Include File，產(chǎn)生用來代表現(xiàn)在所設(shè)計電路的 文件，供其他 VHDL 編譯時使用。 1時間分析：選取窗口菜單 Utilities→ Analyze Timing，再選取窗口菜單Analysis→ Delay Matrix，產(chǎn)生時間分析結(jié)果。 軟件仿真： 進入波形編輯窗口：選取窗口菜單 Max+plusII→ Waveform Editor，進入仿真 波形編輯器。 引入輸入和輸出腳：選取窗口菜單 Node→ Enter Nodes from SNF，出現(xiàn)對話框，打擊 list 按鈕，選擇 Available Nodes 中的輸入與輸出，按“ =”鍵將CLK EN、 CLR、 LOAD 移至右邊，單擊 OK 按鈕并進行波形編輯。 設(shè)定時鐘的周期：選取窗口菜單 Options→ Gride Size，出現(xiàn)對話框，設(shè)定 Gride Size，單擊 OK 按鈕。 設(shè)定各輸入信號初始值并保存。 仿真：選取窗口菜單 Max+plusII→ Simulator，出現(xiàn) Timing Simulation 對話框，單擊 Start 按鈕，出現(xiàn) Simulator 對話框，單擊“確定”按鈕。 觀察輸入結(jié)果的正確性：單擊 A按鈕，可以在時序圖中寫字，并驗證仿真結(jié)果的正確性。 仿真波形如 下 圖： 長春理工大學(xué)本科畢業(yè)設(shè)計 22 f=200HZ 仿真 如果仿真測試無誤后，進行引腳鎖定。方法同上。 計數(shù)器 模塊 數(shù)字系統(tǒng)經(jīng)常需要對脈沖的個數(shù)進行計數(shù)，以實現(xiàn)數(shù)字測量、狀態(tài)控制和數(shù)據(jù)運算等，計數(shù)器就是完成這一功能的邏輯器件。計數(shù)器是數(shù)字系統(tǒng)的一種基本部件，是典型的時序電路。計數(shù)器的應(yīng)用十分廣泛，常用于數(shù) /模轉(zhuǎn)換、計時、頻率測量等。 而本設(shè)計的十進制計數(shù)器就是來進行頻率測量的。計數(shù)器以待測信號作為時鐘，清零信號 CLR 到來時，異步清零； EN 為高電平時開始計數(shù)。計數(shù)以十進制顯示。 十進制計數(shù) 器模塊的的各個引腳的意義是： CLK：待測時鐘信號； RST：清零信號； ENA：計數(shù)使能信號； COUT：進位信號； OUTY：輸出信號； VHDL 設(shè)計： 步驟同上。但鍵入文件名是 CNT10。十進制計數(shù)器程序見附錄 A。 軟件仿真：步驟同上。 長春理工大學(xué)本科畢業(yè)設(shè)計 23 f=4kHZ 仿真 仿真分析無誤后，即對器件引腳鎖定，方法同上。 鎖存 器模塊 數(shù)字系統(tǒng)中，經(jīng)常要用到可以存放二進制數(shù)據(jù)的部件，這種部件成為數(shù)據(jù)鎖存器。從硬件上看，鎖存器就是一組可儲存二進制數(shù)的觸發(fā)器，每個觸發(fā)器都可儲存一位二進制數(shù)，比如 4 位鎖存器用 4 個 D 觸發(fā)器組合即可實現(xiàn)。 本設(shè)計的鎖存器就是一個 4 位的鎖存器。當 EN 下降沿到來時即 LOAD 上升沿到來時，將計數(shù)器的值鎖存，這樣可由外部的七段譯碼器譯碼并在數(shù)碼管上顯示。 鎖存器的各個引腳的意義是： LOAD：輸入使能信號； DIN：輸入數(shù)據(jù)； DOUT：輸出數(shù)據(jù)。 VHDL 設(shè)計： 步驟同上。但鍵入文件名是 REG4B。鎖存器器程序見附錄 A。 軟件仿真：步驟同上。仿真波形如圖 長春理工大學(xué)本科畢業(yè)設(shè)計 24 f=20kHZ 報警 仿真 仿真分析無誤后，即對器件引腳鎖定，方法同上。 顯示 模塊 4 位 BCD 譯碼器可將 BCD 碼轉(zhuǎn)換成數(shù)字顯示碼，有 4 個輸入引腳和 7 個輸出引腳， 4 位 BCD 譯碼器可分為共陰極與共陽極兩種。 本設(shè)計譯碼器是共陰極譯碼器。 譯碼器各個引腳的意義是： BCD：數(shù)據(jù)輸入； DOUT：數(shù)據(jù)輸出。 VHDL 設(shè)計： 步驟同上。但鍵入文件名是 LED7。顯示器程序見附錄 A。 軟件仿真：步驟同上。仿真波形如圖： f=4kHZ 報警 仿真 長春理工大學(xué)本科畢業(yè)設(shè)計 25 第 5章 調(diào)試 一個完整的系統(tǒng)，首先要完成硬件組裝工作，然后進入軟件設(shè)計、調(diào)試和硬件調(diào)試階段。硬件組裝就是在設(shè)計、制作完畢的印制板上焊好元件與插座，然后就可用仿真開發(fā)工具進行軟件設(shè)計、調(diào)試和硬件調(diào)試工作。 硬件調(diào)試 靜態(tài)調(diào)試 靜態(tài)調(diào)試工作分為兩步：第一步是在通電之前，先用萬用表等工具，根據(jù)硬件邏 輯設(shè)計圖，仔細檢查線路是否連接正確，并核對元器件的型號、規(guī)格和安裝是否符合要求，應(yīng)特別注意電源系統(tǒng)的檢查，以防止電源的短路和極性錯誤，并重點檢查系統(tǒng)是否存在相互之間短路或與其他信號線的短路。第二步是加電后檢查各芯片插座上有關(guān)引腳的電位，仔細測量各點電平是否正常，尤其應(yīng)注意 CPLD芯片插座的各點電位，若有高壓，與在線仿真器連機調(diào)試時，將會損壞在線仿真器。 具體步驟如下： （ 1）電源檢查 當電路板連接或焊接完成后，先不插主要元器件，通上電源。常用是 220V的交流電源，用萬用表電壓檔測試各元器件插座上相應(yīng)電源引腳 電壓數(shù)值是否正確，極性是否符合。如有錯誤，要及時檢查、排除、以使每個電源引腳的數(shù)值都符合要求。 （ 2）各元器件電源檢查 斷開電源按正確的元器件方向插上元器件。最好是分別插入，分別通電，并逐一檢查每一個元器件上的電源是否正確，直至最后插上全部元器件，通上電源后，每個元器件上電源應(yīng)正確無誤。 （ 3）檢查響應(yīng)芯片的邏輯關(guān)系 檢查相應(yīng)芯片的邏輯關(guān)系通常采用靜態(tài)電檢查法。即在一個芯片信號輸入端加入一個相應(yīng)電平，檢查輸出電平是否正確。電平檢查法可首先檢查出邏輯設(shè)計是否正確，選用的元器件是否符合要求，邏輯關(guān)系是否匹配，元 器件連接關(guān)系是否符合要求等。 連機仿真、在線動態(tài)調(diào)試 在靜態(tài)調(diào)試中，對用戶樣機硬件進行了初步調(diào)試，只是排除了一些明顯的靜態(tài)故障。用戶樣機中的硬件故障（如各個部件內(nèi)部存在的故障和部件之間連接的邏輯錯誤）主要是靠連機在線仿真來排除的。在斷電情況下，插上所有的元器件，并把在線仿真 器的仿真 插頭插入樣 機上，將 所有的語言 程序下載到EPM7128SLC8415中，然后接通電源和地進行調(diào)試，結(jié)果基本上達到了設(shè)計的要求。 長春理工大學(xué)本科畢業(yè)設(shè)計 26 軟件調(diào)試 頻率計頂層文件元件連接圖（見附錄 B）所示。其中在直接測頻法的設(shè)計中， CLK為輸入被測信號， 4Hz為輸入時鐘信號， DOUT為輸出顯示信號， EN輸入使能信號， A、 B輸入可控制檔位的選擇；在等精度測頻法的設(shè)計中， CLK為輸入被測信號， 4Hz為輸入時鐘信號， CLR為清零信號， DOUT為輸出顯示信號， AS是校正控制信號。 編譯過程： 編譯時，出現(xiàn)如圖 51所示的提示。選擇“是（ Y）”后，出現(xiàn)如圖 52所示的對話框，分析其原因，由錯誤提示“ Project requires too many[147/128] logic cells”知， EPM7128SLC8415 沒有足夠的宏 單元。在“ AddExtra Devices as Needed”項前打上對勾后，選“ OK”，編譯通過，如圖 53所示。 圖 51 圖 52 長春理工大學(xué)本科畢業(yè)設(shè)計 27 圖 53 長春理工大學(xué)本科畢業(yè)設(shè)計 28 參考文獻 [1]． 張青林．基于單片機和 CPLD 的數(shù)字頻率計的設(shè)計 [J] ．今日電子， 20xx（ 9） ： 9495． [2]． 潘松，王國棟． VHDL 實用教程 [M] ．北京：電子科技大學(xué)出版社， 20xx． [3]． 牛曉弟，馬洪濤，高志勇 ．數(shù)字頻率計的設(shè)計 [J] ．電腦開發(fā)與應(yīng)用， 20xx（ 09）． [4]． 楊明濤，楊海明，候文，等．基于 C8051F041的高精度頻率計設(shè)計 [J] ．電子元器件應(yīng)用， 20xx， 12（ 2）： 2324． [5]．王偉，楊濟民，韓曉麗，等．基于 C8051F060的自適應(yīng)高精度頻率計設(shè)計 [J] ．電子測量技術(shù)， 20xx,32（ 6）： 105108 ． [6]．丁保華，陳軍，張有忠．單片機原理獨立實驗教學(xué)體系的改革與探索 [J] ．實驗室科學(xué)，20xx（ 1）： 2830 ． [7]．華永平．模擬電子技術(shù)與應(yīng)用 [M] ．北京：電子工業(yè)出版社， 20xx． [8]．曾光，馮銳． 基于 FPGA的數(shù)字頻率計 VHDL軟件實現(xiàn)方法 [J] ．軟件導(dǎo)刊， 20xx， 8（ 2）：2829． [9]．耿興隆，李振川，馬曉濤．基于 CPLD的數(shù)字頻率計的設(shè)計實現(xiàn) [J] ．河北軟件職業(yè)技術(shù)學(xué)院學(xué)報， 20xx， 12（ 3）： 5154． [10]． 千成輝，陳思宇，杜尚宇 ．基于 CPLD的數(shù)字頻率計的設(shè)計 與研究 [J] ． 科技傳播， 20xx,10（ 8）： 3845 ． [11]． 李麗娟 ， 張壽明 ， 付亮 ， 陸軍仁 ．基于 CPLD/FPGA的 等精度頻率計 設(shè)計 [J] ． 工業(yè)控制計算機， 20xx,8（ 25） ． [12]． 陳治國 ， 李劍勇 ， 馮海兵 ， 鄧敦建 ． 基于 CPLD直接測頻法 的 數(shù)字頻率計 設(shè)計 [J] ． 徐州工程學(xué)院學(xué)報（自然科學(xué)版）， 20xx,3（ 30） ． [13]． Zoonubiya Ali and “ An open loop stepp