【導(dǎo)讀】具，它能夠在QuartusⅡ設(shè)計環(huán)境中集成Matlab和SimuIinkDSP開發(fā)軟件。的DSP系統(tǒng)以Simulink的圖形化界面進行建模和系統(tǒng)級的仿真。結(jié)果表明使用DSPbuilder來實現(xiàn)FIR濾波器簡單易行,設(shè)計模型可直接向。融合，充分體現(xiàn)了現(xiàn)代電子技術(shù)自動化開發(fā)的特點與優(yōu)勢。

　　

【正文】 實物 本例 使用的高速 AD 芯片是由 AD 公司推出的 8 位，最大采樣率 32MSPS 的AD9280 芯片。內(nèi)部結(jié)構(gòu)圖如下圖所示 圖 18 AD 結(jié)構(gòu)圖 根據(jù)下圖的配置，我們將 AD 電 壓輸入范圍設(shè)置為： 0V~2V。 在信號進入 AD 芯片 20 之前，我們用一片 AD8056 芯片構(gòu)建了衰減電路，接口的輸入范圍是 5V~+5V(10Vpp)。衰減以后，輸入范圍滿足 AD 芯片的輸入范圍（ 0~2V）。轉(zhuǎn)換公式如下： 151 ??INAD VV 當輸入信號 Vin=5(V)的時候， 則 輸入到 AD 的信號 Vad=2(V)； 當輸入信號 Vin=5(V)的時候， 則 輸入到 AD 的信號 Vad=0(V)； 本例 使用的 高速 DA 芯片是 AD 公司推出的 AD9708。 AD9708 是 8 位， 125MSPS 的 DA 轉(zhuǎn)換芯片，內(nèi)置 參考電壓，差分電流輸出。芯片內(nèi)部結(jié)構(gòu)圖如下圖所示 : 圖 19 DA 結(jié)構(gòu)圖 通過上述 AD/DA 的資料可以知道，上述芯片完全達到了為本例的濾波器提供輸入信號以及完整的將本例的濾波器輸出的信號還原成模擬信號的要求。甚至可以說大大超出了本例中的要求，但更具上述 AD/DA 的價格與同類器件以及性能更低的器件對比，上述AD/DA 價格最低，性能最好所以選擇上述器件。 在 Quartus Ⅱ 中完成頂層文件，編譯成功 后下載到 FPGA 中正確連接好電路此系統(tǒng)徹完成。 21 圖 20 最終的頂層文件 ADinput 位 AD 的輸入信號， Clock 為 FPGA 自帶的時鐘信號源 20MHz，經(jīng)過鎖相環(huán)分成三股信號，第一股被鎖相環(huán)二分頻后接著又通過一個 5 分頻器兩個 10 分頻器最終變?yōu)?20KHz的時鐘信號提供給濾波器。其他兩股不變分別位 AD和 DA提供時鐘信號。 AD_clk為 AD 芯片提供時鐘信號， OUTPUT[7..0]為濾波器的輸出接入 DA 芯片。 22 總結(jié) 2020年 初 ，我開始了我的畢業(yè) 設(shè)計準備 工作，時至今日， 畢業(yè)十幾 基本完成。從最初的茫然到對 設(shè)計 思路的逐漸清晰，整個 設(shè)計 過程 收貨頗豐 。幾個月的 潛心研究 ，緊張而又充實的畢業(yè)設(shè)計終于落下了帷幕?；?味下 這段日子的經(jīng)歷和感受，我感慨萬千，這次畢業(yè)設(shè)計的過程中我擁有了無數(shù)難忘的回憶 以及在專業(yè)上巨大的 收獲。 我的 畢業(yè)設(shè)計 課題是：基于 DSP Builder 數(shù)字濾波器的設(shè)計與實現(xiàn)。 首先使用 Matlab 中的 FDATool 計算濾波系數(shù)并做基本的分析，然后對上面得到的濾波系數(shù)量化取整，再使用 Matlab 建立一個 新的 MDL 模型文件，使用 DSPbuilder 建立 20 階濾波器的模型，將量化取整后的濾波系數(shù)填入模型中完成濾波器并進行仿真生成 VHDL 語言。最后在 QuartusⅡ 中完成 AD/DA 驅(qū)動模塊，完成 頂層文件編譯下載到 FPGA 中完成 FIR 濾波器的設(shè)計。 剛開始拿到這個畢業(yè)設(shè)計題時我覺得這將會是一個很好做的課題，但很快設(shè)計過程中一個接著一個的難題徹底糾正了我的想法。其中一些難關(guān)以及心得還是值得在文章的最后和大家分享一下。第一個難題就是設(shè)計軟件的安裝，本課題需要用到 Matlab、 QuartusⅡ和 DSPbuilder 這三個軟件版本必須匹配否則在 Matlab 中無法使用 DSPBuilder 或 DSPBuilder 中無法 將 .mdl 文件轉(zhuǎn)換為 VHDL 文件 。其次安裝順序必須正確要先安裝 Matlab 再安裝 QuartusⅡ 最后安裝 DSPbuilder 否則也會出現(xiàn)上述問題。最后安裝這些軟件時全部都必須是默認路徑。沒有一本相關(guān)的書籍或文獻上有軟件安裝的指導(dǎo)，摸索出上述經(jīng)驗確實花了不少精力。第二個是 AD/DA 的選擇。我們都知道 AD/DA 的位數(shù)越高越好速度越快越好，但位數(shù)越高速度越快的 AD/DA 價格就越貴。在看了很多文獻，以及多次試驗后發(fā)現(xiàn) AD/DA的位數(shù)以及速度是根據(jù)濾波器的階數(shù)和截止頻率的要求來決定的。 AD/DA 的速度很好選擇，就是 AD/DA 的最大采樣頻率要大于截止頻率的兩倍。而 AD/DA 尤其是 DA 的位數(shù)選擇則要取決于濾波器的階數(shù)，經(jīng)過多次試驗發(fā)現(xiàn) 24 階一下的 FIR 濾波器 8 位的 AD/DA 就可以很好的滿足，三十幾階的 FIR 濾波器則需要 10 位 AD/DA 才能有比較理想的效果，更高階數(shù)的濾波器則需要更高位的濾波器。第三個是 AD 輸出端口和濾波器輸入端口的匹配問題， AD 輸出為“ 11111111”時表 示的數(shù)值為 256，而在濾波器輸入端口中“ 11111111”如果是 Signed inter 則表示為 128，如果是 Unsigned inter 則表示 1，所以如果濾波器的輸入為 8 為的話直接和 AD 的輸出相連是絕對得不到所需要的結(jié)果的。解決方案就是如上文所說的那樣將濾波器的輸入端的位數(shù)改為 9 位 Signed inter，最高位設(shè)置為 0。解決了這些難題后我感覺我對 FIR 濾波器的理解前進了一大步。 此次的經(jīng)歷會使我終身受益，我感受到要是真真正正用心去做一件事情，是真正的自己學(xué)習(xí)和研究的過程，沒有學(xué)習(xí)就不可能有研究的 能力，沒有自己的研究，就不會有所突破。希望這次的經(jīng)歷能讓我在今后的學(xué)習(xí)生活中激勵我繼續(xù)進步。 23 參考文獻 [1]岑光 .基于 FPGA 的 FIR 數(shù)字濾波器研究與設(shè)計 [C]，西安電子科技大學(xué) ， 2020. [2]鄭君里 .信號 于系統(tǒng) (第三版） [M]， 高等教育出版社 ， 2020. [3]管致中 .信號 于線性系統(tǒng)（第 4 版 ） M]． 高等教育出版社 ． 2020． [4]羅韓君 ， 劉明偉 ， 王成 .基于 DSP Builder 的 FIR 濾波器設(shè)計與實現(xiàn) .《微計算機信息》 (嵌入式與 SOC)2020(25) :2930. [5]屈星，唐寧，舒等 .基 于 FPGA 的 IIR 數(shù)字濾波器的設(shè)計與仿真 [J].計算機仿真， 2020，26（ 8）： 304307. [6]于亞萍，劉源，衛(wèi)勇 .利用改進 DA 算法 FIR 濾波器的仿真與實現(xiàn) [J].計算機工程與應(yīng)用，2020， 47（ 27). [7]楊大柱 .Matlab 環(huán)境下 F I R 濾波器的設(shè)計與仿真 .電子技術(shù)應(yīng)用 [J],2020(9): 101103. [8]Vinay MATLAB 實現(xiàn) [M]，電子工業(yè)出版社，1998. [9]趙文亮 ， 蔣冰 . 基于 FPGA 的 高階高速 FIR 濾波器設(shè)計與實現(xiàn) [J]. 中國有線電視 ， 2020，(3):329334. [10]劉建成，鄒應(yīng)全，徐偉 .基于 FPGA 的 FIR 濾波器設(shè)計與仿真 [J].南京信息工程大學(xué)學(xué)報：自然科學(xué)版， 2020， 2（ 5）： 400404. [11]潘松 . SOPC 技術(shù)實用教程 [M].北京：清華大學(xué)出版社， 2020. [12]Altera Device Package Information Data Sheet . Altera 公司 . [13]毛超 ， 宋培林 .數(shù)字低頻濾波器的設(shè)計與仿真 [J].電腦與電信 , 2020(05)： 7072 . [14]朱繼洪 ， 黃隆勝 ， 周文誼 .基于 MATLAB 的 FIR 數(shù)字濾波器設(shè)計實現(xiàn) [J]. 科技廣場 , 2020(11)： 225227. [15]YONG LIAN， A MODIFIED FREQUENCYRESPONSE MASKING STRUCTURE FOR HIGHSPEED FPGA IMPLEMENTATION OF SHARP FIR FILTERS， Journal of Circuits, Systems, and ComputersVol. 12， No. 5 (2020) 643– 654. [16]田莎莎 .FIR 數(shù)字濾波器的 FPGA 最佳實現(xiàn)方法研究 [C]. 中南民族大學(xué) ， 2020. 24 致謝 歷時將近 半年 時間這篇論文終于寫完 了 ，在論文的寫作過程中遇到了 大量 的困難和障礙，都在老師和同學(xué)的幫助下度過了。 特別是 要強烈感謝我的論文指導(dǎo)老師 譚 敏 老師，她給予我 無私的指導(dǎo) 并且 不厭其煩的 幫助我解決各種難題，花大量的時間幫我 進行論文的修改。在此向指導(dǎo) 以及 幫助過我的 眾 位老師表示 衷心 的感謝！ 對 這篇論文所涉及到的 每一 位 專家 學(xué)者 我也要在此表示 感謝。本文引用了 多 位學(xué)者的研究文獻， 假如 沒有各位學(xué)者研究成果 所給我的 幫助 以及 啟發(fā)，我將很難完成本篇論文的寫作。 感謝我的同學(xué) 們 ，在論文的 寫作 過程中給予我了很多 關(guān)心 ， 并且 在論文的撰寫和排版過程中 給予 熱情的幫助。 由于我的學(xué)術(shù)水平有限，所寫論文難免有不足之處，懇請各位老師和學(xué)友批評 以及 指正！ 馮博 2020 年 5 月于合肥學(xué)院