【導(dǎo)讀】QuickLogic.

　　

【正文】 first process of generating the sine wave function is the addressing of the ROM table such that phase angles p/2 to p and 3p/2 to 2p are addressed in the reverse order. Reverse addressing is acplished by simply inverting the ROM table address input vector. The phase modulated address input is inverted when the MODPHASE[6] is one and is then registered in the phaseadd register. The phase address is used to address the ROM sine table with the output registered in the qwavesin_ff register. To construct the negative amplitude values of the sine wave form, the MSB of the modulate phase word input is registered twice in modphase_msb1_ff and modphase_msb2_ff, pensating for the two cycle latency of the phaseadd and qwavesin_ff registers. The delayed MSB bit is used to invert the ROM table output when one. The altered ROM table output and the invert of the delayed modulated phase word MSB are finally registered in by the dac_ff register and then assigned to the DACOUT output port. Sine ROM Table () This module is the sine wave form ROM table. This table converts the phase word input to a sine amplitude output. To conserve area, only 188。 of the symmetrical sine wave form is stored in the ROM. The sine values stored in this table are the 0 to p/2 unsigned values quantized to 8 bits. Thus, the ROM table requires a 6 bit phase address input and outputs a 7 bit amplitude output. The sinlup module processes the phase and amplitude values to produce a plete sine period. Dan Morelli has over 9 years of design and management experience. His areas of expertise include spread spectrum munications (involving GPS, TDRSS, and ), PC chip set and system architecture, cell library development (for ECL devices) and ASIC development. He has been published and has multiple patents awarded and pending. Dan currently works for Accelent Systems Inc., an electronic design consulting pany, where he is a founder and the VP of Engineering. 附錄 4： 中文譯文 數(shù)字頻率合成器 在探討許多復(fù)雜的相位連續(xù)的調(diào)制技術(shù)中，對(duì)模擬電路中輸出波形的控制已經(jīng)越來越困難。在這些設(shè)計(jì)中，使用非線性數(shù)字式設(shè)計(jì)除去電路板需要的調(diào)整額外輸出和溫度。一個(gè)適合這個(gè)目標(biāo)的數(shù)字式設(shè)計(jì)就是直接數(shù)字頻率合成器（ DDS）。一個(gè) DDS 系統(tǒng)僅僅使用一個(gè)恒定參考時(shí)鐘輸入和將該時(shí)鐘分解為指定的量化數(shù)位頻率輸出或者對(duì)參考時(shí)鐘頻率取樣。這種形式是頻率控制使得 DDS系統(tǒng)成為需要精確頻率掃描比如雷達(dá)尖叫聲或者快速頻率計(jì)量器的理想系統(tǒng)。根據(jù)數(shù)字輸入控制字以控制輸出頻率， DDS 系統(tǒng)可以用來當(dāng)作一個(gè)允許精確頻率連續(xù)改變相位的鎖相環(huán)（ PLL）。根據(jù)后面的說明，我們知道 DDS系統(tǒng)還可以使用輸入數(shù)字相位控制字來控制輸出載波的相位。用數(shù)字式控制載波相位，很容易產(chǎn)生一個(gè)高頻譜密度的相位調(diào)制載波。 本文主旨是給讀者一個(gè)基本的 DDS 設(shè)計(jì)和寄生輸出響應(yīng)的知識(shí)。本文將展示一個(gè)運(yùn)行于 45MHz 的快速現(xiàn)場(chǎng)可編輯邏輯器件。 一個(gè)基本的 DDS 系統(tǒng)包括一個(gè)數(shù)字振蕩器（ NCO）用來產(chǎn)生輸出載波，和一個(gè)數(shù)模轉(zhuǎn)換器（ DAC）用來將從 NCO 過來的數(shù)字式正弦曲線字產(chǎn)生一個(gè)抽樣的模擬載波。當(dāng) DAC 的輸出是根據(jù)參考時(shí)鐘頻率的抽樣時(shí)，通常用一個(gè)圓滑波形的低通濾波器來消除混疊成分。根據(jù) 輸入的參考時(shí)鐘抽樣經(jīng)過 NCO 來產(chǎn)生輸出載波。NCO 的基本構(gòu)成是一個(gè)相位累加器和一個(gè)正弦 ROM查找表。通過增加 NCO的載波相位調(diào)制的輸出能力可以提高 DDS 系統(tǒng)的設(shè)計(jì)。 為了更好的理解 NCO 設(shè)計(jì)的各種功能，首先考慮僅包括一個(gè)相位累加器和一個(gè)正弦 ROM 查找表的基本 NCO 設(shè)計(jì)。與歐拉公式（ Euler’ s formula）圖解比較就能最好地理解這兩個(gè)表的 NCO 設(shè)計(jì)的功能。歐拉公式的圖解如圖 3所示，是一個(gè)單位向量繞著實(shí)軸和虛平面的中心以 W rad/s 的速度轉(zhuǎn)圈。 這個(gè)頻率控制字是最后一個(gè)抽樣相位值通過一個(gè) N 位加法器的連 續(xù)地累加而成。加法器的輸出是參考抽樣時(shí)鐘通過一個(gè) N位寄存器的抽樣。當(dāng)累加器達(dá)到N位最大值的時(shí)候，累加器翻轉(zhuǎn)然后繼續(xù)。然后相位累加器的抽樣輸出用來在一個(gè)正弦量化值表里進(jìn)行查找。抽樣相位到正弦量化的轉(zhuǎn)化可以看作是真實(shí)的或者虛擬的成分及時(shí)地影射。因?yàn)橄辔焕奂悠鞯谋忍匚粩?shù)決定了頻率調(diào)整的步進(jìn)，一個(gè)典型的相位累加器的大小是 24 到 32位。由于正弦 ROM 表的大小是跟尋址范圍直接成比例的，因此，不是所有相位累加器的 24 或 32 位都用來作為正弦 ROM表的地址。僅是相位累加器的高 Y（ Y〈 N〉位是用來作為正弦 ROM 表的地址， Y通常 不必要等于正弦 ROM 表的輸出量位 D。 因?yàn)橐粋€(gè) NCO 輸出的一個(gè)基于一個(gè)數(shù)字表示的相位和正弦波量化形式的載波，所以設(shè)計(jì)者可以完全的控制輸出載波的頻率，相位和幅度。通過加入一個(gè)相位端口和一個(gè)相位加法器到一個(gè)基本的 NCO 設(shè)計(jì)中， NCO 的輸出載波當(dāng) M等于相位端口數(shù)和 M 小于或等于 Y（用來作為正弦 ROM 表的地址位數(shù)）時(shí)可以被 M矩陣相位調(diào)制。假如系統(tǒng)設(shè)計(jì)需要幅度調(diào)制如 QAM，可以加入一個(gè)量化端口來調(diào)整正弦 ROM 表的輸出。注意到這個(gè)端口沒有在圖 2里表示出來以及這個(gè)特色沒有在簡(jiǎn)單的快速邏輯 FPGA 設(shè)計(jì)中論證。最后，頻率是調(diào)制 是一個(gè)基本的 NCO 設(shè)計(jì)給出的。因?yàn)轭l率控制字是跟抽樣時(shí)鐘是同步裝載到 DDS 的，頻率的轉(zhuǎn)化是相位連續(xù)的。 雖然 DDS 系統(tǒng)給設(shè)計(jì)者完全地控制復(fù)雜的調(diào)制合成，但是在一個(gè)非線性數(shù)字格式的正弦相位和量級(jí)的表示卻是復(fù)雜的新設(shè)計(jì)。在取樣任何的連續(xù)時(shí)間信號(hào)時(shí)，必須考慮取樣原理和量子化誤差。 為了理解 DDS 系統(tǒng)中取樣理論的效果，最好看一下時(shí)間和頻率域的 DDS 合成過程。就象上面規(guī)定的，通過以指定的速率累積的形式由 NCO 產(chǎn)生一個(gè)正弦波然后用一個(gè)相位的值來定位一個(gè)正弦調(diào)制 ROM 表的值。因此， NCO本質(zhì)上用一個(gè)正弦波和用 NCO 的上升 或下降沿輸出參考取樣時(shí)鐘對(duì)其取樣。圖 4表示在時(shí)間和頻率域里 NCO 的處理。注意到這個(gè)表示并非量子化假設(shè)。 基于頻率控制字的裝載， NCO 在一個(gè)時(shí)期內(nèi)提供一批幅度的輸出值。這個(gè)正弦曲線的頻率域表示在指定的頻率里是一個(gè)推動(dòng)的作用。 NCO 在 NCO參考時(shí)鐘速率下輸出這個(gè)正弦曲線的離散數(shù)字取樣。在時(shí)間域里， NCO輸出是一個(gè)取樣時(shí)鐘邊緣閘門乘于正弦波形式產(chǎn)生的一個(gè)推動(dòng)序列正弦振幅的作用。在頻率域里，參考時(shí)鐘的取樣產(chǎn)生一系列在 K倍的 NCO時(shí)鐘頻率脈沖（當(dāng) K=...1， 2， 1， 2....）。當(dāng)在時(shí)間域里取樣時(shí)鐘乘于正弦曲線， 正弦曲線頻率域成分和取樣時(shí)鐘需要卷積來產(chǎn)生 NCO 輸出頻率域表示的 NCO 輸出。 頻率域的結(jié)果是在正弦曲線基本頻率的脈沖作用和別的脈沖作用發(fā)生在 K倍的 NCO 時(shí)鐘頻率加上或減去基本頻率。基本的和別的成分發(fā)生在： K*Fclk Fout K*Fclk + Fout 當(dāng) K = ... 1, 0 , 1, 2 ..... 和 K = 0 是 NCO 正弦曲線基本頻率。 Fout 是指定的 NCO 正弦曲線輸出頻率 Fclk 是 NCO 參考時(shí)鐘頻率 DDS 系統(tǒng)中的 DAC 提取 NCO 的輸出值并轉(zhuǎn)化他們的值為模擬電壓。圖 4顯示出時(shí)間和頻率域 DAC 過程開始于 NCO 的輸出的表示。 DAC 輸出是一個(gè)抽樣和保持那些 NCO 數(shù)字幅度控制字和轉(zhuǎn)換那些值為一個(gè)模擬電壓和保持那些值為一個(gè)抽樣時(shí)鐘周期的電路。 DAC 過程的時(shí)域結(jié)構(gòu)是 NCO 抽樣輸出值和一個(gè)抽樣周期脈沖的卷積。抽樣脈沖的頻率域結(jié)構(gòu)是一個(gè) sin(x)/x 功能和在抽樣時(shí)鐘頻率的第一個(gè)零。因?yàn)闀r(shí)域是卷積的，頻率域就是相當(dāng)于相乘。這個(gè)乘法過程使得 NCO 輸出有一個(gè) sin(x)/x 包絡(luò)。這個(gè)在 DAC 輸出的衰減在下面計(jì)算出來而且一個(gè) 抽樣輸出頻譜。 Atten(F) = 20log[(sin(pF/Fclk)/pF/Fclk)] 當(dāng) F是輸出頻率， Fclk 是抽樣時(shí)鐘頻率 根據(jù)取樣理論，實(shí)際的值量子化為數(shù)字形式必須考慮一個(gè) DDS 系統(tǒng)的性能分析。一個(gè) DDS 系統(tǒng)的假的響應(yīng)是主要由兩個(gè)量子化參量確定的。這些參量是相位累加器的相位量子化和 ROM 正弦曲線表和 DAC 的量子化量級(jí)。 如上所示，相位累加器只有高 Y 比特是用來尋址 ROM 表。值得注意的是，僅用高 Y位引入 一個(gè)相位截短。當(dāng)一個(gè)頻率控制字包含一個(gè)非零的值在低（ NY1：0）位是裝載到 DDS 系統(tǒng)的，低非零位累加到高 Y 位和使得產(chǎn)生一個(gè)相位截短。相位的截短出現(xiàn)的頻率可以根據(jù)以下計(jì)算： Ftrunc = FW(NY1:0)/2NY * Fclk. 一個(gè)相位的截短會(huì)周期性（以 Ftrunc 速率）相位調(diào)制輸出載波提前 2p/28來補(bǔ)償頻率控制字間隔多于 /2Y。相位的跳轉(zhuǎn)由相位截短位累加在基波周圍產(chǎn)生突刺。 這些突刺位于基頻的正和負(fù)截短頻率，突刺的大小是 20log(2Y)dBc。一個(gè)相位截短突刺輸出的例子如圖 5所示。 在 一個(gè)典型的 NCO設(shè)計(jì)里，正弦 ROM表會(huì)保持一個(gè) 1/4正弦波（ 0， Pi/2）的量級(jí)。ROM表是通過把所有可能的相位值地址和映射到實(shí)際正弦波大小的近似 D比特來產(chǎn)生的。因此，最大的輸出誤差為 189。 LSB（假設(shè)當(dāng)突刺為 20log(2D)dBc的最壞情況時(shí)）。 類似于 NCO的 ROM表，一個(gè) DAC也同樣是這樣量子化數(shù)字值為模擬值的。一個(gè)DAC輸出的模擬電壓取決于輸入的數(shù)字值。當(dāng)設(shè)計(jì) NCO正弦 ROM表時(shí)，一種方法是根據(jù)經(jīng)驗(yàn)好于通過理解 ROM表和 DAC之間的交互作用而在 DAC線性得出一些數(shù)據(jù)。DAC的量化曲線數(shù)字輸入對(duì) 應(yīng)模擬輸出的 DAC量化曲線可以看作是理想線性的。微分線性和積分線性這兩個(gè)線性參數(shù)通常是用來衡量 DAC性能。 微分線性是指輸出的步進(jìn)大小為比特到比特。一個(gè) DAC必須編碼一個(gè)最大的1LSB微分線性。當(dāng)輸入碼增加， DAC的輸出必須相應(yīng)增加。假如 DAC電壓的增加不是對(duì)應(yīng)于一個(gè)增加的輸入數(shù)字值，可以說 DAC是缺碼的。因此，一個(gè)有大于 1LSB微分線性的 10比特 DAC可以精確到 9或者更小的比特。精確輸出的比特?cái)?shù)量會(huì)導(dǎo)致DDS當(dāng) dl是微分線性的比特?cái)?shù)量時(shí)的虛假的性能 20log(2dl)。 積分線性是一個(gè) DAC的總的線性性 能對(duì)一個(gè)理想的線性直線的一個(gè)衡量。那條直線圖當(dāng) DC偏置可能是 DAC的最大或者最小時(shí)可以看作“最好的直線”，或者那條直線可以穿過輸出的最大和最小值的結(jié)束點(diǎn)。超出輸出范圍時(shí)一個(gè) DAC會(huì)有一個(gè)特有的彎曲特性曲線。根據(jù)曲線的形狀和對(duì)稱度（半個(gè) DAC輸出的周期對(duì)稱），就可以產(chǎn)生 DDS基本輸出頻率的輸出“和”。當(dāng)這些“和”接近和超過 Nyquist頻率， Fclk/2，這些“和”就成為樣本之下和反映到重要的邊帶， 0到 Fclk/2。這個(gè)問題可以通過設(shè)置 NCO的輸出到 Fc