fpga內(nèi)嵌的塊ram及其在fft算法中的應(yīng)用-資料下載頁
2025-08-12 09:50本頁面
【導(dǎo)讀】FFT算法的實(shí)現(xiàn)有多種方案[2]，比如采用單片機(jī)或DSP芯片實(shí)現(xiàn)，但是因。外部存儲器，加快了數(shù)據(jù)的讀取和存儲速度，進(jìn)而可以提高FFT的運(yùn)算速度[5`6]。族內(nèi)嵌塊RAM的結(jié)構(gòu)又有一些不同，在Altera公司的FPGA內(nèi)部嵌入的RAM塊有三種[7]，分別是M512RAM、M4K和M-RAM，其中M512. 主要用于大量分散的數(shù)據(jù)存儲、淺FIFO、移位寄存器、時鐘域隔離等功能。芯片內(nèi)部數(shù)據(jù)流的緩存、ATM信元的處理、信元FIFO接口以及CPU的程序存儲器等。圖像幀的緩存，回波抵消數(shù)據(jù)存儲等等。本文將詳細(xì)介紹內(nèi)嵌RAM塊的。RAM幾乎是可編程邏輯器件中除了LE之外用得最多的功能塊了。本文就以M4K塊RAM為例，介紹這幾種模塊的實(shí)現(xiàn)方式及其在FFT算法中的應(yīng)用。時鐘源，inclocken和outclocken是兩個時鐘使能信號，inaclr和outaclr是異步清零信號，可。以分別對輸入級和輸出級寄存器清零。單端口RAM模式支持非同時的讀寫操作。同時每個M4KRAM塊可以被分為兩部分，分別實(shí)現(xiàn)兩個獨(dú)立的單端口RAM。下表1顯示了M4KRAM支持的。M4K的最大數(shù)據(jù)寬度為36bit，最大比特?cái)?shù)為4608。
【正文】 A的內(nèi)置 RAM 資源設(shè)計(jì)內(nèi)置 RAM，提高系統(tǒng)總體速度和可靠性。 以下介紹FIFO 的具體實(shí)現(xiàn)過程。 FIFO 的實(shí)現(xiàn) 及其仿真圖 Altera 公司 提供了強(qiáng)大而又便捷的 QuartusII 和 MegaWizard PlugIn Manager 工具，可以幫助設(shè)計(jì)者簡單快捷地實(shí)現(xiàn) FIFO存儲器。啟動 QuartusII軟件中 MegaWizard PlugIn Manager工具，并選擇 plm_fifo，如圖 5 所示，然后根據(jù)設(shè)計(jì)要求， 按照向?qū)нM(jìn)一步設(shè)計(jì)各個參數(shù)，最后形成如圖 6 所示的模塊，再添加必要的輸入輸出引腳，即完成了 FIFO 的初步設(shè)計(jì)。從上述過程可以看到， Altera 公司提供的 QuartusII 軟件在實(shí)現(xiàn)內(nèi)嵌 FIFO 功能上具有方便快捷的 特點(diǎn)，可以加快整個設(shè)計(jì)的速度，并保證了設(shè)計(jì)的正確性。 圖 5 MegaWizard 工具有 plm_fifo 模塊 圖 6 QuartusII 軟件中實(shí)現(xiàn)的 FIFO 模塊 為了驗(yàn)證其是否符合設(shè)計(jì)要求，對其進(jìn)行仿真，得到如圖 7 所示的圖形 。由圖 7 可以看到，上面設(shè)計(jì)的存儲器符合 FIFO存儲器的要求，符合 FFI 算法的實(shí)現(xiàn)中對存儲器的要求。 圖 7 FIFO 存儲器仿真圖 小結(jié) 本文總結(jié)了 Altera 公司 FPGA內(nèi)嵌塊 RAM 的不同配置方法，并詳細(xì)介紹了 每種配置方法的特點(diǎn)，同時 以由內(nèi)嵌 RAM 塊實(shí)現(xiàn)的 FIFO存儲器在 FFT 算法中的應(yīng)用 為例 ，詳細(xì)的介紹了 FIFO存儲器的具體實(shí)現(xiàn)過程，并對 FFT 算法中利用 FIFO存儲器實(shí)現(xiàn)的乒乓操作進(jìn)行了說明，最后給出了 FIFO 存儲器的仿真圖。 參考文獻(xiàn)： [1] EDA先鋒工作室， Altera FPGA/CPLD 設(shè)計(jì)（基礎(chǔ)篇），北京，人民郵電出版社， 2020 [2] 劉嘉新，付金霞，蘇健民 ，用 FPGA實(shí)現(xiàn)快速傅立葉變換，信息技術(shù)， 2020 年第 2 期 [3] 孫志堅(jiān) ， 劉學(xué)梅 ，在 FPGA中實(shí)現(xiàn)高速 FFT 算法的研究，青島建筑工程學(xué) 院學(xué)報(bào)， 2020 第 26 卷第 2 期 [4] 高瞻 ， 莊圣賢 ， 王森林 ， 史琴 ，基于 FPGA的 FFT 處理器設(shè)計(jì)，集成電路應(yīng)用， [5] 趙濤 ， 傅豐林 ， 王曉輝 ，基于 Stratix 系列 FPGA 的 FFT 模塊設(shè)計(jì)與實(shí)現(xiàn)，國外電子元器件， 2020 年第 5 期 [6] 萬紅星 ， 陳禾 ， 韓月秋 ， 實(shí)時可重配置 FFT 處理器的 ASIC 設(shè)計(jì)，北京理工大學(xué)學(xué)報(bào)，2020 第 26 卷 第 4 期 [7] Altera Inc. Cyclone 器件數(shù)據(jù)手冊 ， 2020 [8] EDA先鋒工作室， Altera FPGA/CPLD 設(shè)計(jì)（高級篇） ，北京，人民郵電出版社， 2020
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1