【文章內(nèi)容簡介】 程設(shè)計(jì)、畢業(yè)設(shè)計(jì)、設(shè)計(jì)競賽等均可借助 CPLD／ FPGA 器件，既使實(shí)驗(yàn)設(shè)備或設(shè)計(jì)出的電子系統(tǒng)具有高可靠性，又經(jīng)濟(jì)、快速、容易實(shí)現(xiàn)、修改便利，同時(shí)可大大提高學(xué)生的實(shí)踐動手能力、創(chuàng)新能力和計(jì)算機(jī)應(yīng)用能力。2．科研和新產(chǎn)品開發(fā)中， CPLD／ FPGA 可直接應(yīng)用于小批量產(chǎn)品的芯片或作為大批量產(chǎn)品的芯片前期開發(fā)。傳統(tǒng)機(jī)電產(chǎn)品的升級換代和技術(shù)改造， CPLD／ FPGA 的應(yīng)用可提高傳統(tǒng)產(chǎn)品的性能，縮小體積，提高技術(shù)含量和產(chǎn)品的附加值。 8 2 總體方案的確定 設(shè)計(jì)分析 測頻方法主要可分為兩種：一種為直接測量法，即在一定的閘門時(shí)間內(nèi)測量被測信號的脈沖個(gè)數(shù)；另一種為間接測量法，如周期測量法， VF 轉(zhuǎn)換法等。本次設(shè)計(jì)的數(shù)字頻率計(jì)采用直接測頻法，測量范圍為 01MHz，頻率計(jì)輸出用 5 只數(shù)碼管顯示。 按照自頂向下的設(shè)計(jì)方法，進(jìn)行功能分割。頻率計(jì)的關(guān)鍵是控制電路的設(shè)計(jì)，由控制電路產(chǎn)生測頻所需的滿足一定時(shí)序關(guān)系的閘門信號、清零脈沖信號和鎖存信號。為了保證測頻準(zhǔn)確，在每次閘門信號開通前必須讓計(jì)數(shù)器處于零狀態(tài)，保證計(jì)數(shù)器每次 都從零開始計(jì)數(shù)。因此，在閘門信號變?yōu)楦唠娖角?，必須給計(jì)數(shù)器提供一個(gè)清零脈沖信號。當(dāng)閘門信號為高電平時(shí)，被測信號經(jīng)過與門并且作為計(jì)數(shù)器的時(shí)鐘輸入，計(jì)數(shù)器開始計(jì)數(shù)；當(dāng)閘門信號變?yōu)榈碗娖綍r(shí)，與門被封鎖，計(jì)數(shù)器停止計(jì)數(shù)。如果閘門寬度為 1s，則閘門時(shí)間內(nèi)計(jì)數(shù)器的計(jì)數(shù)值即為被測信號的頻率；如果閘門寬度為 ，則閘門時(shí)間內(nèi)計(jì)數(shù)器的計(jì)數(shù)值為被測信號頻率的 10 倍，相當(dāng)于頻率計(jì)的量程為 10 檔；改變閘門寬度可以改變頻率計(jì)的量程，閘門寬度小，頻率計(jì)的量程越大。 如果計(jì)數(shù)器的輸出直接譯碼顯示，那么在閘門信號高電平期間， 頻率計(jì)的顯示隨著計(jì)數(shù)值的增加不斷閃爍，人眼難以分辨。為了防止這種現(xiàn)象，在計(jì)數(shù)器和顯示、譯碼之間增加一鎖存電路。當(dāng)計(jì)數(shù)器停止計(jì)數(shù)后（閘門信號由高變低后），才將計(jì)數(shù)值鎖存并譯碼顯示。為了防止顯示閃爍，鎖存信號的周期必須大于人的視覺滯留時(shí)間（約 ）。 經(jīng)過以上的分析可知，本設(shè)計(jì)需要將電路理論、模擬電子技術(shù)、數(shù)字電子技術(shù)、硬件描述語言、可編程控制器等方面的知識加以綜合運(yùn)用。由設(shè)計(jì)要求可見其組成有脈沖整形電路、控制器、計(jì)數(shù)器、分頻器、鎖存器、譯碼掃描顯示電路等，由于這樣類似的裝置已經(jīng)被廣泛采用，而且在一些專業(yè)期 刊上可查到相關(guān)內(nèi)容，所以其可行性是毋庸質(zhì)疑的。在設(shè)計(jì)過程中先設(shè)計(jì)系統(tǒng)的總體方案，然后將其細(xì)化并確定硬件功能。在設(shè)計(jì)中應(yīng)盡可能選擇標(biāo)準(zhǔn)化，模塊化的典型電路，選用集成度高，功能強(qiáng)的電路或芯片，選擇通用性強(qiáng)，貨源充足的元器件，充分考慮 FPGA強(qiáng)大的可編程能力 , FPGA 在集成度和結(jié)構(gòu)上呈現(xiàn)的特點(diǎn)是具有更大的與陣列和或陣列 ,增加了大量的宏單元和布線資源 ,觸發(fā)器的數(shù)量也明顯增加。 高速的譯碼器、多位計(jì)數(shù)器、寄存器、時(shí)序狀態(tài)機(jī)、網(wǎng)絡(luò)適配器、總線控制器等較大規(guī)模的邏輯設(shè)計(jì)都可選用 FPGA來實(shí)現(xiàn)。在整個(gè)設(shè)計(jì)過程中，尤其要 注意系統(tǒng)軟件部分控制器的時(shí)序等方面的設(shè)計(jì)。軟件設(shè)計(jì)將在后面祥述。 設(shè)計(jì)方案挑選 方案一 自適應(yīng)數(shù)字頻率計(jì) 1．設(shè)計(jì)要求 設(shè)計(jì) — 個(gè) 3 位十進(jìn)制數(shù)字式頻率計(jì)，其測量范圍為： 0lMHz. 量程分 :10kHz、 100kHz 和 1MHz 3 檔 (最大讀數(shù)分別為 9． 99KHz、 99． 9KHz 利 999KHz). 量程自動轉(zhuǎn)換規(guī)則如下： (1)當(dāng)讀數(shù)大于 999KHZ 時(shí)，頻率計(jì)處丁超量程狀態(tài)，此時(shí)顯示器發(fā)出溢出指示 (最高位顯示 F，其余各位不顯示數(shù)字 )，下一次測量時(shí)，量程自動增大一檔。 (2)當(dāng)讀數(shù)小于 時(shí)，頻率計(jì)處于欠量程狀態(tài)。下一次測量時(shí)，量程自動減小一檔。顯示方式如下： (1)采用記憶顯示方式，即計(jì)數(shù)過程中不顯示數(shù)據(jù)，待計(jì)數(shù)結(jié)乘以后，顯示計(jì)數(shù)結(jié)果， 9 并將此顯示結(jié)果保持到下一次計(jì)數(shù)結(jié)果結(jié)束，顯示時(shí)間應(yīng)不小于 1s。 (2)小數(shù)點(diǎn)位置隨量程變動自動移位。 2．設(shè)計(jì)步驟 （ 1） 根據(jù)題意確定初步方案 ，如下圖 頻率計(jì)由控制器、分頻器、閘門、計(jì)數(shù)器、鎖存器利顯示電路 6 部分組成，各部分的作用簡述如下： ①控制器 控制器是頻率計(jì)的核心，它能根據(jù)外圍部件的狀態(tài)，發(fā)出相應(yīng)控制信號，使系統(tǒng)正常運(yùn)轉(zhuǎn)。 ②分頻器 分頻器將標(biāo)頻信號分成一系列較低頻率的信號，作為測量的時(shí)基信號，送入閘門。分頻器是為了擴(kuò)大頻率測量范圍，在有限的數(shù)碼管上提高顯示精度而設(shè)。 ②閘門 閘門可用來根據(jù)被測頻率的高低選擇相應(yīng)的時(shí)基信號 (閘門信號 )，以期達(dá)到較好的測量精度。 ④計(jì)數(shù)器 計(jì)數(shù)器的作用是對一個(gè)閘門信號中的被測信號脈沖數(shù)進(jìn)行計(jì)數(shù)，計(jì)數(shù)結(jié)果即為被測頻率對所選的時(shí)基的相對值。 ⑤鎖存器 鎖存器用來鎖存計(jì)數(shù)結(jié)果。 ⑥顯示電路 顯示電路 使頻率值在數(shù)碼管上顯示，供讀數(shù)。根據(jù)測頻原理可以確定系統(tǒng)的基本流程程圖如下圖所示。 控 制 器 校時(shí) 校分 起停 分 頻 器 鎖 存 器 計(jì) 數(shù) 器 閘 門 顯示電路 被測信號 10 (2)確定詳細(xì)方案 從自頂向下的觀點(diǎn)來看，系統(tǒng)可以劃分為控制器和受控電路兩大部分，而受控電路又可由各種模塊實(shí)現(xiàn)。確定詳細(xì)方案時(shí)就是根據(jù)上一步確定的系統(tǒng)功能，決定采用哪些模塊(抽象的模塊，不涉及器件 )以及如何實(shí)現(xiàn)受控電路與控制器的連接（控制器向模塊發(fā)出信號和模塊向控制器反饋信號）。本例要求實(shí)現(xiàn) 1MHz 以下的 3 位頻率計(jì)功能，量程分為 l0KHz，l00KHz， 1MHz 共 3 檔 ，故從分頻器選擇出來的時(shí)基信號應(yīng)為 ， , 共 3 檔。另外，系統(tǒng)要不斷地檢測信號的變化情況，每隔一定時(shí)間重復(fù)測量當(dāng)前的頻率。根據(jù)設(shè)汁要求，頻率顯示時(shí)間不能少于 1s，故這個(gè)間隔可以定為 1s。這個(gè) 1s 的間隔也從分頻器中獲得。 時(shí)基信號從分頻器出來，送往閘門，閘門根據(jù)控制器發(fā)來的時(shí)基選擇信號來選擇相應(yīng)的閘門信號?？梢?，閘門可用一個(gè)數(shù)據(jù)選擇器實(shí)現(xiàn)。從閘門選擇出的時(shí)基信號 (閘門信號 )，和被測信號一起選送入計(jì)數(shù)器。閘門信號作為計(jì)數(shù)器使能信號，在信號有效期間，計(jì)數(shù)器對被測信號計(jì)數(shù)，計(jì)數(shù)結(jié)果即為被測信 號的頻率與閘門信號時(shí)間的相對值，即測量結(jié)果。測量結(jié)果送入鎖存器。顯然，測量范圍應(yīng)為 0999KHZ，計(jì)數(shù)期間，若測量結(jié)果溢出，說明以當(dāng)前閘門時(shí)間測頻超量程，計(jì)數(shù)器發(fā)出一溢出信號送往控制器。右測量結(jié)果小于，則說明以當(dāng)前閘門時(shí)間測量欠量程，計(jì)數(shù)器發(fā)出一欠量程信號送往控制器。 控制器在收到超量程信號后，若當(dāng)前閘門時(shí)間為 ，則控制器將提高量程一個(gè)檔位，即選擇閘門時(shí)間減少一檔，且小數(shù)點(diǎn)向右移一位，測量結(jié)果若不超量程即可；若仍超量程，則閘門時(shí)間還應(yīng)再減一檔，小數(shù)點(diǎn)再向右移位，繼續(xù)測量；若閘門信號已經(jīng) 在 的檔位上，測量結(jié)果仍超量程，則控制器輸出超量程信號送入顯示電路，數(shù)碼管將只在最高位顯示‘ F’，其余數(shù)碼管全滅。同樣地，控制器收到欠量程信號后，控制器將降低全程一個(gè)檔位，使得輸出的閘門時(shí)間加長，小數(shù)點(diǎn)往左移一位，若測量結(jié)果在最低量程仍欠量程，接通電源 待命狀態(tài) 測頻計(jì)數(shù) 下一頻率 NO YES RESET 初始化量程 YES 量程恰當(dāng) 顯示頻率值 轉(zhuǎn)換量程 NO YES NO 11 則顯示實(shí)際測量結(jié)果，不過，此時(shí)測量誤差最大。鎖存器中的測量結(jié)果送入譯碼電路以輸出到數(shù)碼管上，小數(shù)點(diǎn)由控制器發(fā)出。 通過以上分析可得系統(tǒng)詳細(xì)框圖、流程圖如圖 1 和圖 2 所示。 圖 1 圖 2 (2) 具體電路設(shè)計(jì) 分頻器由三個(gè) 10 位計(jì)數(shù)器和三個(gè)脈沖取樣器實(shí)現(xiàn)，用于將 1KHZ 的標(biāo)頻信號分頻，產(chǎn)生 1s， , 的時(shí)基信號（計(jì)數(shù)器和脈沖取樣器均由 VHDL 編程實(shí)現(xiàn)）。 閘門部分采用了一個(gè)典型的四選一的數(shù)據(jù)選擇器，用于根據(jù)被測信號的大小選擇相應(yīng)的測量時(shí)間。 待命狀態(tài) 初始化量程 時(shí)基 測頻計(jì)數(shù) 顯示頻率值 量程恰當(dāng) 時(shí)基降一檔 時(shí)基升一檔 顯示超量程 時(shí)基 = 超量程 欠量程 鎖存器 顯示電路 計(jì)數(shù)值 頻率溢出 小數(shù)點(diǎn) 被測信號 1s reset 選擇信號 reset 分頻器 閘門 信號 閘 門 計(jì) 數(shù) 器 控 制 器 12 計(jì)數(shù)器采用 3 個(gè) 10 位計(jì)數(shù)器實(shí)現(xiàn)，其進(jìn)位輸出端作為溢出指示，高 4 位可同時(shí)用于欠量程指示。 10 位計(jì)數(shù)器與分頻器中的計(jì)數(shù)器相同 鎖存器由 VHDL 編 程實(shí)現(xiàn)。 數(shù)碼管為七段碼共陰顯示，計(jì)數(shù)結(jié)果通過譯碼器方能接到數(shù)碼管。譯碼器可用庫中的7448 實(shí)現(xiàn)，但由于超量程時(shí)要在最高位顯示 F，故用 VHDL 編程實(shí)現(xiàn)比較方便。 控制器的設(shè)計(jì)在數(shù)字系統(tǒng)中最重要，往往也最復(fù)雜。本方案中用狀態(tài)機(jī)來描述，用VHDL 編程實(shí)現(xiàn)。 方案二 采用相關(guān)計(jì)數(shù)法測頻的原理 ,提出了用傳統(tǒng)計(jì)數(shù)芯片 8254 和復(fù)雜可編程邏輯器件(FPGA) 實(shí)現(xiàn)應(yīng)用該原理的數(shù)字頻率計(jì)。 1． 雙計(jì)數(shù)器相關(guān)測頻原理 對頻率量的測量 ,通常采用直接測量的方法 ,即在一設(shè)定時(shí)間周期 τ 內(nèi) , 對待測信號脈沖進(jìn)行計(jì)數(shù) ,設(shè)計(jì)數(shù)值為 N , 則待測信號頻率 f x = N/τ 。在實(shí)際的應(yīng)用過程當(dāng)中 ,常常對高頻段 ,采用直接測量頻率 。對低頻段 ,則改為間接測量 ,用測周期的方法。直接測量的方法一般用于對測量精度要求不高的場合。直接測頻法限制了測量精度的提高 ,而相關(guān)計(jì)數(shù)法則可實(shí)現(xiàn)較大范圍頻段的等精度測量 , 即同時(shí)使用兩個(gè)計(jì)數(shù)器分別對待測信號頻率 f x 和頻標(biāo)信號頻率 f o在同一時(shí)間間隔內(nèi)進(jìn)行計(jì)數(shù)。其測量原理時(shí)序圖如下圖所示。 雙計(jì)數(shù)器相關(guān)測頻原理 圖 中 Tp為預(yù)置門控信號的門控時(shí)間 , T 為精確門控信號的門控時(shí)間 , M 和 N 分別為對待測信號和頻標(biāo)信號測量的計(jì)數(shù)值。測頻開始時(shí) , 由單片機(jī)的 p10 打開預(yù)置門 ,預(yù)置門開啟后 ,精確門并不馬上打開 ,而是由待測信號的下一個(gè)上升沿到來時(shí)開啟。精確門開啟后 , 兩個(gè)計(jì)數(shù)器分別對待測信號和頻標(biāo)信號進(jìn)行計(jì)數(shù)。經(jīng)過單片機(jī)設(shè)置好的預(yù)置門控時(shí)間后 ,由單片機(jī)的 p10 關(guān)掉預(yù)置門。預(yù)置門關(guān)掉 后 ,精確門并不馬上關(guān)掉 ,而在待測信號的下一個(gè)上升沿到來時(shí)才關(guān)閉。這時(shí)兩個(gè)計(jì)數(shù)器停止計(jì)數(shù)。若兩個(gè)計(jì)數(shù)器 A 和 B 的計(jì)數(shù)值分別為 M 和 N , 則待 測頻率 f x和測頻誤差 e 為 : fx = Mfo/ N （ 1） e = Δ fx/ fx = Δ M/ N Δ N/ N +Δ fo/ fo (2) 式 (2) 中前兩項(xiàng)分別表示計(jì)數(shù)器 A 和 B 的計(jì)數(shù)誤差 ,第三項(xiàng)為基準(zhǔn)頻標(biāo)信號 f o的頻率準(zhǔn)確度。由于計(jì)數(shù)是在相關(guān)同步門控時(shí)間 T 內(nèi)完成的 ,即由待測信號同步控制 ,所以同步門控時(shí)間 T 與計(jì)數(shù)器 A 的計(jì)數(shù)脈沖相關(guān) ,且 T/ Tx的比值 M 為整數(shù) ( Tx為待測信號周期 ) ,故待測信號計(jì)數(shù)值 M 不存在計(jì)數(shù)誤差。對于計(jì)數(shù)器 B 對頻標(biāo)信號的計(jì)數(shù) ,由于精確門的啟閉時(shí)刻對頻標(biāo)信 號來說是隨機(jī)的 , T/ To的比值 N 為非整數(shù) ,在精確門的啟閉時(shí)刻分別有時(shí)間零頭無法計(jì)入 ,故會多計(jì)或少計(jì)一個(gè)脈沖 , 即存在177。 1的誤差。由于晶體振蕩器有很高的穩(wěn)定度 , 基 13 準(zhǔn)頻標(biāo)信號頻率 f o誤差很小 ,一般可忽略。因而雙計(jì)數(shù)器相關(guān)測頻法的最大誤差為 : eM = 177。 1/ N = 177。 1/ Tf o (3) 由式 (3) 可知 ,該測頻方法的相對誤差與被測信號的頻率無關(guān) ,通常稱為等精度測量 ,且提高頻標(biāo)的頻率可減少測量誤差。 本方案是在單片機(jī)最小系統(tǒng)平臺上使用 8254實(shí)現(xiàn)的。單片機(jī)最小系統(tǒng)包括鍵盤顯示 人機(jī)交互電路、 82C59 中斷擴(kuò)展電路、外設(shè)端口地址擴(kuò)展電路以及數(shù)據(jù)與并行口電路等等。測量前向電路由兩片 8254 計(jì)數(shù)器、兩個(gè) D 觸發(fā)器及邏輯門電路組成。 圖 2 相關(guān)門控實(shí)現(xiàn)電路原理圖 圖 2中第一個(gè) D 觸發(fā)器起門控同步的作用。 P12為兩 D 觸發(fā)器復(fù)位信號。 P10 為單片機(jī)的 p1. 0 引腳 ,是預(yù)置門啟閉信號。該 D 觸發(fā)器的輸出 Q 為精確門 ,配合兩個(gè)與門分別控制待測信號和頻標(biāo)信號的通過。如前相關(guān)測頻原理所述 ,精確門的開啟和關(guān)閉由預(yù)置門和待測信號的上升沿決定。第二個(gè) D觸發(fā) 器產(chǎn)生計(jì)數(shù)完成中斷信號 ,即在門控時(shí)間 T 之后 ,計(jì)數(shù)完成則向單片機(jī)系統(tǒng)的 82C59 發(fā)出一個(gè)中斷信號 Ir3 ,請求單片機(jī)讀出計(jì)數(shù)值 ,進(jìn)行計(jì)算。從圖 2 中可以看出 ,精確門 Q 關(guān)閉 ,Q 產(chǎn)生一個(gè)下跳沿 ,232。 Q則產(chǎn)生一個(gè)上跳沿 ,送給第二個(gè) D 觸發(fā)器 ,所以第二個(gè)觸發(fā)器的輸出對 82C59 產(chǎn)生一正脈沖中