【文章內容簡介】 源。 6) 閘門時間和時標：由標準頻率分頻或倍頻產(chǎn)生， 供測量時選擇。 7) 顯示方式：顯示的位數(shù)、顯示時間等。 8) 輸出：輸出哪種標準信號，輸出信號的電平。編碼方式。 數(shù)字頻率計的實現(xiàn)原理 數(shù)字頻率計的基本測試功能有：測試頻率、測試周期、測試時間間隔、測試計數(shù)、測試頻率比、測試自較等。要完成諸多的測試功能，這就要求數(shù)字頻率計具有積木式的電路結構，如圖 4－ 1所示。 [1] 圖 41 數(shù)字頻率計的組成原理 在不同的測試功能下，即使是同一電路，電路的作用卻不同，如同積木那樣進行組合。例如，閘門電路的兩個輸入端，一個端子是時基輸入，另一個端子是時標輸入，利用 時基開信號閘門，開門期間對時標計數(shù)。但在不同的功能下，時基、時標的意義不同。測頻時，用被測 信號 測量通道 邏輯控制 譯碼器 計數(shù)器 閘門 顯示器 湖州師范學院求真學院學士學位論文 第 4 章 數(shù)字頻率計的實現(xiàn)原理 8 被測信號形成時標，標準信號形成時基。如圖 4－ 2所示。 圖 42 測頻率的基本形式 數(shù)字頻率計最基本的功能是在開閘門的期間累計脈沖個數(shù)。如果閘門信號是用高穩(wěn)定度的頻率源產(chǎn)生，將使測量精度大為提高，目前已達到 1310? ，是眾多物理量測量中精度最高的。所以希望許多物理量都能轉化為電信號，再用數(shù)字 頻率計測量。例如，電壓量用 A/D 變換器轉換為閘門時間，用數(shù)字頻率計累計閘門期間的時鐘脈沖個數(shù)，就構成了數(shù)字電壓表；力或重力用傳感器轉換為電信號機，用數(shù)字頻率計脊神經(jīng)，就構成電子稱。電子計數(shù)已是一種成熟的測量方法，特別是可采用高度集成的器件，組裝，調試方便，價格低廉，是數(shù)字化測量的基礎。 鑒于數(shù)字頻率計積結構，閘門的兩個輸入端分別加時標和時基，由功能開關切換。但在不同的測試功能下，時基和時標所代表的意義不同，所組成的測試方案也各不相同。為實現(xiàn)以上方案，常需要一些單元電路。數(shù)字頻率計的原理框圖如圖 4－ 3所示， 脈沖發(fā)生器 信 號 整 形 電 路 鎖存器 譯 碼 驅 動 電 路 計 數(shù) 器 測頻控制信號發(fā)生電路 數(shù)碼顯示 圖 43 數(shù)字頻率計的原理框圖 數(shù)字頻率計是直接用十進制數(shù)字來顯示被測信號頻率的一種測量裝置。它不僅可以測量被測信號 時標 計數(shù) 脈沖 時基 標準信號 閘 門 湖州師范學院求真學院學士學位論文 第 4 章 數(shù)字頻率計的實現(xiàn)原理 9 正弦波，方波，三角波和尖脈沖信號的頻率，而且還可以測量他們的周期。數(shù)字頻率計在測量其他物理量如轉速、振蕩頻率等方面獲得廣泛應用 所謂頻率，就是周期性信號在單位時間（ 1s）里變化的次數(shù)。若在一定時間間隔 T 內測得的這個周期性信號的重復變化次數(shù) N，則其頻率可表示為 f =N/T。 因此，為測量周期信號的頻率，就必須解決計數(shù)和時間標準問題。即，頻率測量至少應包括計數(shù)電路和時基電路兩部分，智能測量方案還必須有控制電路環(huán)節(jié)。圖 43 所示為數(shù)字頻率計的原理框圖。 它主要由 5 個模塊組成：脈沖發(fā)生器電路、測頻控制信號發(fā)生器電路、計數(shù)器模塊電路、鎖存器和譯碼驅動電路。 當系統(tǒng)正常工作時，脈沖發(fā)生器提供標準的輸入信號，經(jīng)過測頻控制信號發(fā)生器進行信號的變換，產(chǎn)生計數(shù)信號。測量信號時，將被測信號通過信號整形電路，產(chǎn)生同頻率的矩形波。送入計數(shù)模塊。計數(shù)模塊將對輸入的矩形波進行計數(shù)，將計數(shù)結果送入鎖存器中，保證系統(tǒng)可以穩(wěn)定顯示數(shù)據(jù)，顯示譯碼驅動電路將二進制表示的計數(shù)結果轉換成相應的 能夠在七段數(shù)碼顯示管上可以顯示的十進制結果。在數(shù)碼顯示管上可以看到計數(shù)結果。 本設計的數(shù)字頻率計的實現(xiàn)分析 ,如圖 44所示 [6] 計數(shù) 電路 復位 鎖存器 分頻 電路 時分復用 譯 碼 顯 示 被測 信號 時鐘 輸入 圖 44 數(shù)字頻率計的總體框圖 2．設計實現(xiàn)步驟 采用 VHDL語言設計一個復雜的電路系統(tǒng)，運用自頂向下的設計思想，將系統(tǒng)按功能逐層分割的層次化設計方法進行設計。在頂層對內部各功能塊的連接關系和對外的接口關系進行湖州師范學院求真學院學士學位論文 第 4 章 數(shù)字頻率計的實現(xiàn)原理 10 了描述，而功能塊的邏輯功能和具體實現(xiàn)形式則由下一層模塊來描述。根據(jù)頻率計的系統(tǒng)原理框圖，運 用自頂向下的設計思想，設計的系統(tǒng)頂層電路圖見附錄 。各功能模塊采用 VHDL語言來描述 3．頻率計設計流程圖 根據(jù)設計要求確定初步方案，確定其設計的流程圖如圖 45。 圖 45 數(shù)字頻率計設計的流程圖 流程：接通電源，通過分頻模塊產(chǎn)生一個 200Hz 的片選信號、 25Hz 防抖動電路周期信號，以及 5Hz 閘門信號 [5]。在閘門時間內對被測信號進行計數(shù)，當頻率小于 10KHZ， 閘門計數(shù)時間結束，閘門下降沿到來時，鎖存此時計數(shù)模塊的各項輸出在數(shù)碼管上顯示 0000。當頻率在 10KHZ 到 100KHZ 之間， 閘門計數(shù)時間結束，閘門下降沿到來時，鎖存此時計數(shù)模塊的各項輸出在數(shù)碼管上顯示相應數(shù)值小數(shù)點后顯示兩位。若頻率在 100KHZ 到 1000KHZ 之間， 閘門計數(shù)時間結束，閘門下降沿到來時，鎖存此時計數(shù)模塊的各項輸出在數(shù)碼管上顯示相應數(shù)值，小數(shù)點后顯示一位。當頻率大于 1000KHZ 小于 9999KHZ， 閘門計數(shù)時間結束，閘門下降沿到來時，鎖存此時計數(shù)模塊的各項輸出在數(shù)碼管上顯示相應數(shù)值。若頻率大于 9999KHZ，則此時數(shù)碼管上顯示 HHHH。 接通電源 頻率 100K 測頻計數(shù) 頻率 M 頻率 999K 顯示頻率值： . 顯示頻率值： . 顯示頻率值： Y N Y N Y 顯示頻率值： H H H H N 頻率 10K 顯示頻率值： 0000 N Y Y 湖州師范學院求真學院學士學位論文 第 5 章 數(shù)字頻率計的設計實現(xiàn) 11 第 5 章 數(shù)字頻率計的設計 實現(xiàn) 功能模塊劃分 根據(jù)上一章的實現(xiàn)原理 ,本設計的數(shù)字頻率計系統(tǒng)分為分頻模塊、防抖電路模塊、計數(shù)模塊、鎖存器模塊和顯示模塊共五個模塊。 ( 1 ) 分頻模塊 分頻模塊對系統(tǒng)輸入的時鐘進行分頻操作，獲得一個 200Hz 的片選信號、 25Hz 防抖動電路周期信號，以及 5Hz閘門信號。 ( 2 ) 防抖動模塊 防抖動模塊在系統(tǒng)進行數(shù)據(jù)的處理的時候，能在一定干擾范圍內使數(shù)據(jù)的獲取更加的穩(wěn)定。 ( 3 ) 計數(shù)模塊 計數(shù)模塊在閘門時間內對被測信號進行計數(shù)，并根據(jù)被測輸入信號的頻率范圍自動切換量程，控制小數(shù)點顯示位 置。 ( 4 ) 鎖存器模塊 數(shù)字鎖存在固定時間基準的周期內，即當 ，閘門下降沿到來時，鎖存此時計數(shù)模塊的各項輸出。 ( 5 ) 顯示模塊 顯示模塊則在七段數(shù)碼管片選信號控制下，將鎖存器保存的 BCD碼數(shù)據(jù)動態(tài)掃描、譯碼，以十進制形式顯示。 湖州師范學院求真學院學士學位論文 第 5 章 數(shù)字頻率計的設計實現(xiàn) 12 VHDL的設計 1）分頻模塊設計 ，模塊示意圖如圖 51所示 （ 1）設計實體（ Entity） :計數(shù)模塊取名 dividefre4。 （ 2）端口定義（ Port） :各輸入輸出引腳定義如下： cp_20m:時鐘信號輸入端 cp1:片選信號輸出端 cp2:防抖動電路周期信號輸出端 cp3:閘門信號輸出端 圖 51 分頻模塊電路圖 （ 3）程序見附錄 （ 4）仿真效果為下圖 52所示 圖 52 分頻模塊防真圖形 2） 防抖動模塊設計，模塊示意圖 如圖 53所示 圖 53 防抖動模塊 （ 1） 設計實體（ Entity）： 計防抖電路模塊取名 debounce （ 2）端口定義（ port）：各輸入輸出引腳定義如下 key,cp 為輸入， imp 為輸出 （ 3）程序見附錄 湖州師范學院求真學院學士學位論文 第 5 章 數(shù)字頻率計的設計實現(xiàn) 13 3） 計數(shù)模塊設計，模塊示意圖示如圖 54 所示 圖 54 計數(shù)模塊示意圖 （ 1）設計實體（ Entity）取名為 fretest （ 2）端口定義（ port）：輸入端口為： enable、 cp3 、 reset:、 input 輸出端口為 ： verflower、 low、 play0,play1,play2,play decimal （ 3）程序見附錄 （ 4）仿真圖形如圖所示 圖 55 計數(shù)模塊仿真圖 4） 鎖存器模塊設計， 模塊示意圖如圖 56所示 (1)設計實體（ Entity） :計數(shù)模塊取名 frelatch。 (2)端口定義（ Port） :各輸入輸出引腳定義如下 。 Reset:復位信號輸入端 Cp3:閘門信號輸入端 Overflow,low,play0,play1,play2,play3,decimal:各項輸入 Overlatch,lowlatch,p0latch,p1latch,p2latch,p3latch,delatch:各項輸出端湖州師范學院求真學院學士學位論文 第 5 章 數(shù)字頻率計的設計實現(xiàn) 14 圖 56 鎖存器模塊的示意圖 （ 3）程序見附 錄 （ 4）仿真圖形如圖 下圖 圖 57 鎖存模塊仿真圖 5） 顯示模塊設計， 模塊示意圖如圖 58 所示 圖 58 顯示模塊示意圖 （ 1）設計實體（ Entity）： 設計模塊取名為 display （ 2） 端口設計 （ port） ： cp1,low,overflow,po,p1,p2,p3 為輸入端口 Show,sel 為輸出端口 （ 3） 程序見 附錄 （ 4）仿真圖形如下圖 湖州師范學院求真學院學士學位論文 第 5 章 數(shù)字頻率計的設計實現(xiàn) 15 圖 59 顯示模塊仿真圖 頂層文件的設計 在以上五個器件正確設計的基礎上，在按設計原理圖的要求將這五種器件連接一起，形成頂層文件。常用的方法是將頂層文件編寫電路圖的形式，進行綜合仿真。這種方法雖然較簡單，但缺點是有可能使電路系統(tǒng)在工作中出現(xiàn)毛刺，從而降低系統(tǒng)的可靠性。因此，在我們設計中最突出的地方是不用電路圖的形式來設計頂層文件，而是用文本形式來編寫，即用VHDL 語言來描述芯片的連接，避免了系統(tǒng)在工作中出現(xiàn)毛刺現(xiàn)象，使系統(tǒng)的穩(wěn)定度和可靠性均得到提高。（程序見附錄） （ 1）此程序由一個上層模塊將 5 個下層模塊連接在一起而組成， 5 個 下層模塊分別是分頻模塊、防抖動模塊、計數(shù)模塊、鎖存器模塊和顯示模塊。 （ 2） 此程序將時鐘分到 5Hz，形成一個固定的 ，被測信號通過 進入計數(shù)器進行計數(shù)，而在 ，將計數(shù)器清零，以便下一次計數(shù)。 （ 3）為滿足題意： 被測信號為幾十千赫茲時，顯示 。 kHz； 被測信號為幾百千赫茲時，顯示 .kHz； 被測信號為幾千千赫茲時，顯示 kHz； （ 4） 采用時分復用的方 法控制 4個數(shù)碼管的顯示。 湖州師范學院求真學院學士學位論文 第 5 章 數(shù)字頻率計的設計實現(xiàn) 16 數(shù)字頻率計系統(tǒng)芯片圖 （ 1）設計實體（ Entity、） :計數(shù)模塊取名 total。 （ 2）端口定義（ Port） :各輸入輸出引腳定義如下： cp_20m:時鐘信號輸入端