【文章內(nèi)容簡(jiǎn)介】 成本低、開發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線檢驗(yàn)等優(yōu)點(diǎn)，因此被廣泛應(yīng)用于產(chǎn)品的原型設(shè)計(jì)和產(chǎn)品生產(chǎn) (一般在 10,000 件以下 )之中。幾乎所有應(yīng)用門陣列、 PLD 和中小規(guī)模通用數(shù)字集成電路的場(chǎng)合均可應(yīng)用 FPGA， FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)新概念，內(nèi)部包括可配置邏輯模塊CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 FPGA 的基本特點(diǎn)主要有：一是采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。二是 FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。三是 FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。四是 FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。五是 FPGA 采用高速 CHMOS工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集 成度、可兼容性的最佳選擇之一。目前 FPGA 的品種很多，有 XILINX 的 XC 系列、 TI 公司的 TPC 系列、 ALTERA公司的 FIEX 系列等。 FPGA 是由存放在片內(nèi) RAM 中的程序來設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配10 置完成后， FPGA 進(jìn)入工作狀態(tài)。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 FPGA 的編程無須專用的 FPGA 編程器，只須用通用的EPROM、 PROM 編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA的使用非常靈活。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM的方式；主從模式可以支持一片 PROM編程多片 FPGA；串行模式可以采用串行 PROM編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對(duì)其編程。 課題研究的意義 隨著我國(guó)經(jīng)濟(jì)和文化事業(yè)的發(fā)展，在很多公開競(jìng)爭(zhēng)場(chǎng)合要求有公正的競(jìng)爭(zhēng)裁決，諸如證券、股票交易及各種 智力競(jìng)賽等 ,因此出現(xiàn)了搶答器。搶答器一般是由很多電路組成的，線路復(fù)雜，可靠性不高，功能也比較簡(jiǎn)單，特別是當(dāng)搶答路數(shù)很多時(shí)，實(shí)現(xiàn)起來就更為困難。因此我們?cè)O(shè)計(jì)了以 FPGA 器件 的新型智能的搶答器，在保留了原始搶答器的基本功能的同時(shí)又增加一系列的實(shí)用功能并簡(jiǎn)化其結(jié)構(gòu)。 基于 FPGA 的搶答器又稱為第一信號(hào)鑒別器，其主要應(yīng)用于各種知識(shí)競(jìng)賽、文藝活動(dòng)等場(chǎng)合。 FPGA 技術(shù)正處于高速發(fā)展時(shí)期，新型芯片的規(guī)模越來越大，成本也越來越低，低端的 FPGA 已逐步取代了傳統(tǒng)的數(shù)字元件，高端的 FPGA 不斷在爭(zhēng)奪 ASIC 的市場(chǎng)份額。先進(jìn) 的 ASIC 生產(chǎn)工藝已經(jīng)被用于 FPGA 的生產(chǎn)，越來越豐富的處理器內(nèi)核被嵌入到高端的 FPGA 芯片中，基于 FPGA 的開發(fā)成為一項(xiàng)系統(tǒng)級(jí)設(shè)計(jì)工程。隨著半導(dǎo)體制造工藝的不同提高， FPGA 的集成度將不斷提高，制造成本將不斷降低，其作為替代 ASIC 來實(shí)現(xiàn)電子系統(tǒng)的前景將日趨光明。 VHDL 語(yǔ)言的概述 [8][12] VHDL 的簡(jiǎn)介 VHDL 的英文全名是 VeryHighSpeed Integrated Circuit Hardware Description Language。，誕生于 1982 年。 1987 年底， VHDL 被 IEEE 和國(guó)美國(guó)國(guó)防部卻認(rèn)為標(biāo)準(zhǔn)硬件描述語(yǔ)言。自 IEEE 公布了 VHDL 的標(biāo)準(zhǔn)版本 (IEEE 1076)之后，各 EDA 公司相繼推出了自己的 VHDL 設(shè)計(jì)環(huán)境，或宣布自己的設(shè)計(jì)工具可以和 VHDL 接口。此后 VHDL 在電子設(shè)計(jì)領(lǐng)域得到了廣泛的接受，并逐步取代了原11 有的非標(biāo)準(zhǔn)硬件，是語(yǔ)言。 1993 年， IEEE 對(duì) VHDL 進(jìn)行了修訂 ，從更高的抽象層次和系統(tǒng)描述能力上擴(kuò)展 VHDL的內(nèi)容，公布了型板本的 VHDL，即 IEEE 10761993版本。硬件描述語(yǔ)言是 EDA 技術(shù)的重要組成部分 ,VHDL 是電子設(shè)計(jì)的主流硬件描述語(yǔ)言?，F(xiàn)在， VHDL 作為 IEEE 的工業(yè)標(biāo)準(zhǔn)化硬件描述語(yǔ)言，又得到眾多 EDA 概述的支持，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語(yǔ)言 。 VHDL 的優(yōu)點(diǎn) VHDL 主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。除了含有許多具有硬件特征的語(yǔ)句外， VHDL 的語(yǔ)言形式和描述風(fēng)格與句法是十分類似于一般的計(jì)算機(jī)高級(jí)語(yǔ)言。 VHDL 的程序結(jié)構(gòu)特點(diǎn)是將一項(xiàng)工程設(shè)計(jì)，或稱設(shè)計(jì)實(shí)體（可以是一個(gè)元件，一個(gè)電路模塊或一個(gè)系統(tǒng)）分成外部（或稱可視部分 ,及端口 )和內(nèi)部（或稱不可視部分），既涉及實(shí)體的內(nèi)部功能和算法完成部分。在對(duì)一個(gè)設(shè)計(jì)實(shí)體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計(jì)就可以直接調(diào)用這個(gè)實(shí)體。這種將設(shè)計(jì)實(shí)體分成內(nèi)外部分的概念是 VHDL 系統(tǒng)設(shè)計(jì)的基本點(diǎn)。應(yīng)用 VHDL 進(jìn)行工程設(shè)計(jì)的優(yōu)點(diǎn)是多方面的。 與其他的硬件描述語(yǔ)言相比， VHDL 具有更強(qiáng)的行為描述能力，從而決定了他成為系統(tǒng)設(shè)計(jì)領(lǐng)域最佳的硬件描述語(yǔ)言。強(qiáng)大的行為描述能力是避 開具體的器件結(jié)構(gòu)，從邏輯行為上描述和設(shè)計(jì)大規(guī)模電子系統(tǒng)的重要保證。 VHDL 豐富的仿真語(yǔ)句和庫(kù)函數(shù)，使得在任何大系統(tǒng)的設(shè)計(jì)早期就能查驗(yàn)設(shè)計(jì)系統(tǒng)的功能可行性，隨時(shí)可對(duì)設(shè)計(jì)進(jìn)行仿真模擬。 VHDL 語(yǔ)句的行為描述能力和程序結(jié)構(gòu)決定了他具有支持大規(guī)模設(shè)計(jì)的分解和已有設(shè)計(jì)的再利用功能。符合市場(chǎng)需求的大規(guī)模系統(tǒng)高效，高速的完成必須有多人甚至多個(gè)代發(fā)組共同并行工作才能實(shí)現(xiàn)。 對(duì)于用 VHDL 完成的一個(gè)確定的設(shè)計(jì)，可以利用 EDA 工具進(jìn)行邏輯綜合和優(yōu)化，并自動(dòng)的把 VHDL 描述設(shè)計(jì)轉(zhuǎn)變成門級(jí)網(wǎng)表。 VHDL 對(duì)設(shè)計(jì) 的描述具有相對(duì)獨(dú)立性，設(shè)計(jì)者可以不懂硬件的結(jié)構(gòu)，也不必管理最終設(shè)計(jì)實(shí)現(xiàn)的目標(biāo)器件是什么，而進(jìn)行獨(dú)立的設(shè)計(jì)。 VHDL 語(yǔ)言的開發(fā)流程 語(yǔ)句結(jié)構(gòu)描述中方括號(hào)“ [ ]”內(nèi)的內(nèi)容為可選內(nèi)容。 12 VHDL 的編譯器和綜合器對(duì)程序文字的大小寫是不加區(qū)分的 程序中的注釋使用雙“ ” 。在 VHDL 程序的任何一行中，雙橫線“ ” 后的文字都不參加編譯的綜合。 為了便于程序的閱讀和調(diào)試，書寫和輸入程序時(shí)，使用層次需哦進(jìn)格式，同一層次的對(duì)齊，低層次的比高層次的縮進(jìn)兩個(gè)字符。 為了使用一個(gè) VHDL 源程序文件能適應(yīng)各 EDA 開發(fā)軟件上的使用要求，建議各個(gè)源程序文件的命名均與實(shí)體名一致。 MAX+PLUS 軟件的簡(jiǎn)介 Max+plusⅡ的概述 [13] Max+plusⅡ是 Altera 公司提供的 FPGA/CPLD 開發(fā)集成環(huán)境， Altera 是世界上最大可編程邏輯器件的供應(yīng)商之一。 Max+plusⅡ界面友好，使用便捷，被譽(yù)為業(yè)界最易用易學(xué)的 EDA 軟件。在 Max+plusⅡ上可以完成設(shè)計(jì)輸入、元件適配、時(shí)序仿真和功能仿真、編程下載整個(gè)流程，它提供了一種與結(jié)構(gòu)無關(guān)的設(shè)計(jì)環(huán)境，是設(shè)計(jì)者能方便地進(jìn) 行設(shè)計(jì)輸入、快速處理和器件編程。 Max+plusⅡ的特點(diǎn) [14] 開放的界面 Max+plusⅡ支持與 Cadence， Exemplarlogic， Mentor Graphics， Synplicty， Viewlogic 和其它公司所提供的 EDA 工具接口。 與結(jié)構(gòu)無關(guān) Max+plusⅡ系統(tǒng)的核心 Complier 支持 Altera 公司的FLEX10K、 FLEX8000、 FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可編