【正文】 此出現(xiàn)了搶答器。1 基于 FPGA 的多路智力搶答器的設(shè)計(jì) 摘要 本文介紹了一種基于 VHDL 語言，采用 FPGA 芯片作為控制核心，設(shè)計(jì)的一款智力競賽搶答器 ,且給出了各模塊及具體電路圖。并利 Altera 公司的開發(fā)平臺(tái)MAX+PLUSⅡ工具完成了編譯和仿真，經(jīng)實(shí)際電路測試驗(yàn)證 ,達(dá)到了預(yù)期的設(shè)計(jì)要求。搶答器一般是由很多電路組成的，線路復(fù)雜，可靠性不高，功能也比較簡單，特別是當(dāng)搶答路數(shù)很多時(shí)，實(shí)現(xiàn)起來就更為困難。 FPGA 的搶答器又稱為第一信號(hào)鑒別器，其主要應(yīng)用于各種知識(shí)競賽、文藝活動(dòng)等場合?；?FPGA 的開發(fā)成為一項(xiàng)系統(tǒng)級(jí)設(shè)計(jì)工程。 關(guān)鍵詞 :FPGA Max+plusⅡ 多路搶答器 VHDL 2 目錄 第一章 設(shè)計(jì)的工具與平臺(tái) .................................................................... 6 EDA 的技術(shù) [1][3]............................................ 6 EDA 技術(shù)的起源 ............................................ 6 什么叫 EDA 技術(shù) [4] ........................................ 6 EDA 技術(shù)的主要內(nèi)容 ........................................ 7 EDA 技術(shù)的應(yīng)用形式 ........................................ 8 FPGA 簡介 [5][7]............................................. 8 FPGA 設(shè)計(jì)背景 ............................................. 8 FPGA 基本結(jié)構(gòu)和特點(diǎn) ....................................... 9 課題研究的意義 .......................................... 10 VHDL 語言的概述 [8][12]..................................... 10 VHDL 的簡介 .............................................. 10 VHDL 的優(yōu)點(diǎn) .............................................. 11 VHDL 語言的開發(fā)流程 ...................................... 11 MAX+PLUS 軟件的簡介 ......................................... 12 Max+plusⅡ的概述 [13] .................................... 12 Max+plusⅡ的特點(diǎn) [14] .................................... 12 Max+plusⅡ的功能簡介 .................................... 13 第二章 多路搶答器設(shè)計(jì)與分析 ....................................................................... 16 系統(tǒng)設(shè)計(jì)基本要求 ........................................... 16 系統(tǒng)設(shè)計(jì)方案 ............................................... 16 系統(tǒng)的組成及工作原理 ....................................... 17 第三章 系統(tǒng)整體的結(jié)構(gòu)和各個(gè)組成的模塊 ............................................... 18 系統(tǒng)的結(jié)構(gòu) ................................................. 18 搶答鑒別模塊 ................................................ 18 計(jì)分電路模塊 ............................................... 19 計(jì)時(shí)電路模塊 ............................................... 19 譯碼電路模塊 ............................................... 20 搶答器頂層電路 ............................................. 21 第四章 系統(tǒng)仿真 ................................................................................................... 24 搶答器鑒別模塊仿真 ......................................... 24 搶答計(jì)分模塊仿真 ........................................... 24 搶答器計(jì)時(shí)模塊仿真 ......................................... 25 靜態(tài)譯碼器電路模塊仿真 ..................................... 26 動(dòng)態(tài)譯碼器電路模塊仿真 ..................................... 26 第五章 結(jié)論 ............................................................................................................ 28 3 致謝 ............................................................................................................................ 29 參考文獻(xiàn) ................................................................................................................... 31 附錄 A 程序代碼 .................................................................... 錯(cuò)誤 !未定義書簽。搶答器在生活中的應(yīng)用是越來越多了，所以開發(fā)出更好，更有效率，性價(jià)比更高的搶答器越來越有必要。搶答器一般是由很多電路組成的，線路復(fù)雜，可靠性不高，功能也比較簡單，特別是當(dāng)搶答路數(shù)很多時(shí)，實(shí)現(xiàn)起來就更為困難。 本設(shè)計(jì)就以 FPGA 作為工具對(duì)搶答器的各種操作進(jìn)行控制，還有 VHDL 語言的編寫。最后是進(jìn)行調(diào)試，看看此程序是否可行。 20 世紀(jì) 80 年代的計(jì)算 機(jī)輔助工程設(shè)計(jì) CAE 階段 20 世紀(jì) 90 年代電子系統(tǒng)設(shè)計(jì)自動(dòng)化 EDA 階段 未來的 EDA 技術(shù)將向廣度和深度兩個(gè)方向發(fā)展， EDA 將會(huì)超越電子設(shè)計(jì)的范疇進(jìn)入其他領(lǐng)域，隨著基于 EDA 的 SOC(單片系統(tǒng) )設(shè)計(jì)技術(shù)的發(fā)展，軟硬核功能庫的建立，以及基于 VHDL 所謂自頂向下設(shè)計(jì)理念的確立，未來的電子系統(tǒng)的設(shè)計(jì)與規(guī)劃將不再是電子工程師們的專利。 什么叫 EDA 技術(shù) [4] EDA 是一門迅速發(fā)展的新技術(shù)，涉及 面廣，內(nèi)容豐富，理解各異，目前尚無統(tǒng)一的看法。狹