【正文】 、計時模塊、計分模塊、數(shù)碼顯示模塊和揚聲器控制電路，具體的說，顯示模塊又包含最先搶答的組別顯示電路、計時值顯示電路和計分顯示電路。主持人按下復位鍵，即RST為高電平有效狀態(tài)，清除前一次的搶答組別，又可開始新的一輪的搶答。當主持人給出倒計時停止信號時，揚聲器停止鳴叫。主持人對搶答結果進行確認，隨后，計時模塊送出倒計時計數(shù)允許信號，開始回答問題，計時顯示器則從初始值開始以計時，在規(guī)定的時間內(nèi)根據(jù)答題的正誤來確定加分或減分，并通過數(shù)碼顯示模塊將成績顯示出來。搶答過程：主持人按下系統(tǒng)復位鍵（RST），系統(tǒng)進入搶答狀態(tài)，計時模塊和計分模塊輸出初始信號給數(shù)碼顯示模塊并顯示出初始值。當主持人啟動開始鍵后，要求計時器采用倒計時，同時最后十秒揚聲器會發(fā)出聲響提示； （5）參賽選手在設定的時間內(nèi)搶答，則搶答有效，定時器停止工作，主持人根據(jù)搶答結果給出分數(shù)，并由數(shù)碼管顯示選手的組別搶答分數(shù)，并一直保持到主持人將系統(tǒng)清零為止。 （3）如果無人搶答，計時器倒計時到零，蜂鳴器有搶答失敗提示，主持人可以按復位鍵，開始新一輪的搶答。所以我們在設計智能搶答器的模塊需要滿足鑒別、計時、計分、數(shù)顯等功能，具體設計要求如下： （1）搶答器可容納四組選手，并為每組選手設置一個按鈕供搶答者使用；為主持人設置一個控制按鈕，用來控制系統(tǒng)清零（組別顯示數(shù)碼管滅燈）和搶答開始； （2）電路具有對第一搶答信號的鎖存、鑒別和顯示等功能。以下幾章主要介紹搶答器的搶答鑒別、計分和報警功能的實現(xiàn)，VHDL語言的特點及發(fā)展趨勢。而搶答則要求參賽者做好充分準備，由主持人宣讀完題目后，參賽者開始搶答，誰先按下按鈕，就由誰答題，但競賽過程中很難準確判斷出誰先按下按鍵，因此使用搶答器來完成這一功能是很有必要的。在日常生活中，各種智力競賽越來越多，而搶答器是必不可少的設備之一，答題時一般分為必答和搶答兩種?；赩HDL的多路搶答器的設計方案1 緒論 隨著集成技術的發(fā)展，尤其是中、大規(guī)模和超大規(guī)模集成電路的發(fā)展，數(shù)字電子技術的應用越來越多地滲透到國民經(jīng)濟的各個部門，目前數(shù)字電子技術已經(jīng)廣泛應用于計算機、自動控制、電子測量儀表、電視、雷達、通信等各個領域。其中，搶答器就是典型的一種運用數(shù)字集成的設備。必答有時間限制，到時要告警。它能夠準確、公正、直觀地判斷出首輪搶答者，并且通過搶答器的數(shù)碼顯示和警示蜂鳴等方式指示出首輪搶答者。 2 整體方案設計一般來說，設計一臺智能搶答器，必須能夠準確判斷出第一位搶答者，并且通過數(shù)顯、蜂鳴這些途徑能讓人們很容易得知誰是搶答成功者，并設置一定的回答限制時間，讓搶答者在規(guī)定時間內(nèi)答題，主持人根據(jù)答題結果實行增減分的操作，并將分數(shù)顯示在屏幕上，評出最終贏家。在主持人將系統(tǒng)復位并發(fā)出搶答指令后，蜂鳴器提示搶答開始，計時顯示器顯示初始時間并開始倒計時，若參賽選手按下?lián)尨鸢粹o，則該組別的信號立即被鎖存，并在組別顯示器上顯示該組別，同時揚聲器也給出音響提示，此時，電路具備自鎖功能，使其他搶答按鈕不起作用。 （4）搶答器具有限時搶答的功能，且一次搶答的時間由主持人設定，本搶答時間設定為60秒。本設計為四路智能搶答器，所以這種搶答器要求有四路不同組別的搶答輸入信號，并能識別最先搶答的信號，直觀地通過數(shù)顯和蜂鳴等方式顯示出組別；對回答問題所用的時間進行計時、顯示、超時報警、預置答題時間，同時該系統(tǒng)還應有復位、倒計時啟動功能。當某參賽組搶先將搶答鍵按下時，系統(tǒng)將其余三路搶答信號封鎖，同時揚聲器發(fā)出聲音提示，組別顯示模塊送出信號給數(shù)碼顯示模塊，從而顯示出該搶答成功組臺號，并一直保持到下一輪主持人將系統(tǒng)清零為止。計時至0時，停止計時，揚聲器發(fā)出超時報警信號，以中止未回答完問題。若參賽者在規(guī)定時間內(nèi)回答完為題，主持人可給出倒計時計數(shù)停止信號，以免揚聲器鳴叫。此搶答器的設計中采用自頂向下的設計思路，運用VHDL硬件描述語言對各個模塊進行層次化、系統(tǒng)化的描述，并且先設計一個頂層文件，再把各個模塊連接起來。計時模塊、計分模塊、數(shù)碼顯示模塊和揚聲器控制電路， 搶答鑒別模塊搶答鑒別模塊用來準確直觀地判斷A、B、C、D四組搶答者誰最先按下按鈕,并為顯示端送出信號，通過數(shù)顯和蜂鳴等途徑使觀眾能夠清楚地知道是哪一組搶答成功，是整個系統(tǒng)的核心部分。 搶答鑒別模塊的元件圖如下圖所示： 圖31 鑒別模塊元件框圖 引腳作用：輸入信號：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號INI。原理：第一個按下鍵的小組，搶答信號判定電路LOCK通過緩沖輸出信號的反饋將本參賽組搶先按下按鍵的信號鎖存，并且以異步清零的方式將其他參賽組的鎖存器清零，組別顯示、計時和計分會保存到主持人對系統(tǒng)進行清零操作時為止。同理其他組別搶答成功也是這樣的鑒別過程。其用VHDL語言進行編程的流程圖如下圖所示： 圖32 搶答鑒別模塊的流程圖 計時模塊當搶答鑒別模塊成功判別出最先按下?lián)尨鸢粹o的參賽組后，在成功鑒別出哪組最先搶答后，主持人按下計時信號，則進入計時狀態(tài)。60秒時間用兩個數(shù)碼管QA，QB顯示，其中QA表示60秒的個位，QB表示60秒的十位。 圖33 計時模塊的元件圖該系統(tǒng)輸入信號有：系統(tǒng)清零信號CLR，計時預置控制端LDN，計時使能端EN，系統(tǒng)時鐘信號CLK，計時預置數(shù)據(jù)調(diào)整按鈕TA、TB。當清零信號CLR=1時，模塊輸出信號QA=0000 ，QB=0000。在CLR=0，LDN=0,EN=1時，通過時鐘信號CLK的上升沿來進行60秒到計時。 記分模塊為哪組進行記分取決于鑒別模塊的輸入信號G，當G=1000時表示A組最先搶答，則在此模塊中為A組記分，當G=0100時表示B組最先搶答，則在此模塊中為B組記分，當G=0010時表示C組最先搶答，則在此模塊中為C組記分，當G=0001時表示D組最先搶答，則在此模塊中為D組記分。當RST=0時，如果該組選手答題正確，則主持人按下加分鍵，即ADD=1，此時對該組進行加分操作；如果該組選手答題錯誤，則主持人按下減分鍵，即SUB=1，此時對該組進行減分操作。系統(tǒng)的輸出信號有：A組分數(shù)輸出端AA2[3..0]、AA1[3..0]、AA0[3..0]，B組分數(shù)輸出端BB2[3..0]、BB1[3..0]、BB0[3..0]，C組分數(shù)輸出端CC2[3..0]、CC1[3..0]、CC0[3..0]，D組分數(shù)輸出端DD2[3..0]、DD1[3..0]、DD0[3..0]。也以A為例，由于每次減分都是減去10分，即每次為POINTS_A1減一，所以可以用POINTS_A