【文章內(nèi)容簡介】 ，醫(yī)療器械等方面，許多醫(yī)療器械依靠信號發(fā)生器產(chǎn)生的不同頻率、幅度的信號探測人體，對人體進行治療或者對病變組織進行檢查，如超聲診 斷、核磁共振成像等。在軍事方面，各類雷達、無損探傷系統(tǒng)、電子對抗系統(tǒng)、測量控制系統(tǒng)、軍事通訊系統(tǒng)也有不同類型信號發(fā)生器的身影。信號發(fā)生器在工業(yè)、農(nóng)業(yè)、生物醫(yī)學(xué)等領(lǐng)域內(nèi)的應(yīng)用也很廣泛，如高頻感應(yīng)加熱、熔煉、淬火等。 在科學(xué)研究方面，低頻信號發(fā)生器的應(yīng)用更為廣泛，地震模擬、機械震動、工業(yè)過程控制、電子測量、航空測控、跳頻通信、高速數(shù)據(jù)采集系統(tǒng)等領(lǐng)域通常都需要功率或大或小，頻率或高或低的信號源，許多相關(guān)科技成果，已經(jīng)潛移默化地應(yīng)用于人們的生活。 低頻信號發(fā)生器作為信號發(fā)生源的一種，其應(yīng)用已經(jīng)包括在了上面的內(nèi)容中， 正如前面所論述過的那樣，低頻信號是相對的，在不同領(lǐng)域，都會有其相對的所謂低頻，一般來講，低頻信號發(fā)生器用來產(chǎn)生頻率為 20Hz～200kHz 的信號。除具有電壓輸出外，有的還有功率輸出。所以用途十分廣泛，可用于測試或檢修各種電子儀器設(shè)備中的低頻放大器的頻率特性、增益、通頻帶，也可用作高頻信號發(fā)生器的外調(diào)制信號源。另外，在校準電子電壓表時，它可提供交流信號電壓。 綜上所述，信號發(fā)生器不是一個 陌生 的概念，它離人們的日常生活并不遙遠。在今后， 信號發(fā)生器將向著頻譜范圍更廣，信號更穩(wěn)定持久，技術(shù)更成熟，耗能更低，成本更低 廉，既 能適應(yīng)于批量生產(chǎn)又能滿足個別用戶特殊需求的方向全面發(fā)展。 信號發(fā)生器將繼續(xù)正在我們身邊，為人類的健康，祖國的安全，工農(nóng)業(yè)的發(fā)展，科技的進步做著自己不可被替代的貢獻。 FPGA在信號發(fā)生器領(lǐng)域的應(yīng)用 信號發(fā)生器作為電子技術(shù)方面一種常用的基礎(chǔ)設(shè)備 ， 在過去很長一段時間內(nèi)都是由模擬電路構(gòu)成的。以模擬電路為基礎(chǔ)的信號源有一些優(yōu)點，例如在較高頻率的范圍內(nèi)其頻率可調(diào)性好，穩(wěn)定性高等。但是 ,隨著科學(xué)技術(shù)的進步，在科學(xué)研究與生產(chǎn)實踐中 ， 人們對于信號源的要求也越來越苛刻，例如生物醫(yī)學(xué)，地理勘測，工業(yè)控制以及機械 制造等領(lǐng)域 ， 通常會要求信號源第 1章 緒論 5 能產(chǎn)生頻率較低的信號。以模擬電路為基礎(chǔ)的信號發(fā)生器的缺點，恰恰就在于其不能生成令人滿意的低頻信號 ,而且如果要用于低頻信號發(fā)生器，模擬電路的 RC 值會比較大 [2]，就目前的制造水平來說，制造阻值很大的電阻相對容易，而大電容在制造上有許多困難。這將使得以模擬電路為基礎(chǔ)的信號發(fā)生器的參數(shù)準確度難以得到保證。 另外一方面，例如在高速數(shù)據(jù)采集系統(tǒng)中 ， 信號源起到的是校驗設(shè)備的作用 ， 因此它需要能夠非常及時、有效地向負責采集的設(shè)備提供相對穩(wěn)定的高頻信號以用于檢驗監(jiān)控數(shù)據(jù)采集設(shè)備的工作情況。這個系統(tǒng) 同時還要求信號發(fā)生器能夠產(chǎn)生一些必要的控制類信號 ， 用來控制負責數(shù)據(jù)采集的系統(tǒng)。從這個角度說 ， 這就要求信號源自身擁有更加可靠、穩(wěn)定的工作狀態(tài)。另外一方面 ， 設(shè)計并實現(xiàn)更加通用，更加小型化的信號源是信號采集系統(tǒng)的必然要求，模擬電路在這些方面還存在一些很難避免的不足，例如較為龐大的體積 ， 較明顯的漏電損耗現(xiàn)象等，都會給信號發(fā)生器的質(zhì)量和實際使用造成一定的影響。 因此 ,以本論文所研究的基于 FPGA 的信號發(fā)生器為代表的新一代信號發(fā)生器應(yīng)運而生。這類信號發(fā)生器是以 EDA 技術(shù)的成熟以及 CPLD/FPGA這類大規(guī)?？删幊踢壿嬈?件的發(fā)展完善為軟硬件基礎(chǔ)的。本文著重介紹的是一種基于 FPGA 的低頻信號發(fā)生器 ,此信號發(fā)生器可產(chǎn)生正弦波，三角波，占空比可調(diào)的方波以及它們的線性組合，不同波形的頻率可方便地控制在100Hz—20KHz 的低頻范圍內(nèi)。在編程方面采用 VHDL 硬件描述語言進行設(shè)計實現(xiàn)。具有高精度 ， 高速，頻率分辨率高，可靠性好等優(yōu)點，充分體現(xiàn)出ASIC 芯片在數(shù)字電路設(shè)計中的優(yōu)勢和廣闊的應(yīng)用前景?，F(xiàn)今越來越多的信號發(fā)生器采用現(xiàn)代此類設(shè)計方案。 FPGA 器件擁有良好的可修改性和穩(wěn)定性，憑借這些優(yōu)良的性能，以 FPGA 為代表的新一代信號發(fā)生器也 將得到更大的發(fā)展，其全面廣泛的應(yīng)用已經(jīng)成為一種不可阻擋的發(fā)展趨勢。 本文研究的主要內(nèi)容 本文主要研究 了 一種基于 FPGA 的低頻信號發(fā)生器，該信號發(fā)生器可產(chǎn)生正弦波、方波、三角波等多種波形，并且具有精度高，速度快，可靠性好燕山大學(xué)本科 生畢業(yè)設(shè)計（論文） 6 等優(yōu)點。在 本論文中，對信號發(fā)生器的應(yīng)用、原理進行了說明，對該信號發(fā)生器系統(tǒng)各部分的實現(xiàn)進行了論述。并且對硬件描述語言以及所用到的軟件進行了說明。第 2章 信號發(fā)生器的原理及實現(xiàn)方法 7 第 2章 信號發(fā)生器的原理 及 實現(xiàn)方法 信號發(fā)生器原理 信號發(fā)生器概述 凡是產(chǎn)生測試信號的儀器，統(tǒng)稱為信號發(fā)生器，也稱為 信號源，它多用于產(chǎn)生被測電路所需特定參數(shù)的電測試信號以及后續(xù)設(shè)備需要用到的其他特定參數(shù)的信號。 在測試、研究或調(diào)整電子電路及設(shè)備時，為測定電路的一些電參量，如測量頻率響應(yīng)、噪聲系數(shù)，為電壓表定度等，都要求提供符合所定技術(shù)條件的電信號，以模擬在實際工作中使用的待測設(shè)備的激勵信號。當要求進行系統(tǒng)的穩(wěn)態(tài)特性測量時，需使用振幅、頻率已知的正弦信號源。當測試系統(tǒng)的瞬態(tài)特性時，又需使用前沿時間、脈沖寬度和重復(fù)周期已知的矩形脈沖源。并且要求信號源輸出信號的參數(shù)，如頻率、波形、輸出電壓或功率等，能在一定范圍內(nèi)進行精確調(diào)整， 有很好的穩(wěn)定性，有輸出指示。 信號發(fā)生器分類 本小節(jié)說明信號發(fā)生器的分類。根據(jù)信號源輸出波形的不同，可以劃分為正弦波信號發(fā)生器、矩形脈沖信號發(fā)生器、函數(shù)信號發(fā)生器和隨機信號發(fā)生器等四大類。 下面對這四類信號發(fā)生器進行簡要介紹： 正弦信號是使用最廣泛的測試信號。這是因為產(chǎn)生正弦信號的方法比較簡單，而且用正弦信號測量比較方便。 正弦信號發(fā)生器。主要用于測量電路和系統(tǒng)的頻率特性、非線性失真、增益及靈敏度等。 正弦信號源又可以根據(jù)工作頻率范圍的不同劃分為若干種， 按其不同性能和用途還可細分為低頻（ 20 赫 茲 至 10 兆赫）信號發(fā)生器、高頻（ 100 千赫至 300 兆赫）信號發(fā)生器、微波信號發(fā)生器、掃頻和程控信號發(fā)生器、頻率合成式信號發(fā)生器等。 脈沖信號發(fā)生器。能產(chǎn)生寬度、幅度和重復(fù)頻率可調(diào)的矩形脈沖的發(fā)生器，可用以測試線性系統(tǒng)的瞬態(tài)響應(yīng)，或用作模擬信號來測試雷達、多路通燕山大學(xué)本科 生畢業(yè)設(shè)計（論文） 8 信和其他脈沖數(shù)字系統(tǒng)的性能。 函數(shù)（波形）信號發(fā)生器。能產(chǎn)生某些特定的周期性時間函數(shù)波形（正弦波、方波、三角波、鋸齒波和脈沖波等）信號，頻率范圍可從幾個微赫到幾十兆赫。除供通信、儀表和自動控制系統(tǒng)測試用外，還廣泛用于其他非電測量領(lǐng)域。 隨機信號發(fā)生器。通常又 分為噪聲信號發(fā)生器和偽隨機信號發(fā)生器兩類。噪聲信號發(fā)生器主要用途為：在待測系統(tǒng)中引入一個隨機信號，以模擬實際工作條件中的噪聲而測定系統(tǒng)性能；外加一個已知噪聲信號與系統(tǒng)內(nèi)部噪聲比較以測定噪聲系數(shù)；用隨機信號代替正弦或脈沖信號，以測定系統(tǒng)動態(tài)特性等。當用噪聲信號進行相關(guān)函數(shù)測量時，若平均測量時間不夠長，會出現(xiàn)統(tǒng)計性誤差，可用偽隨機信號來解決。 信號發(fā)生器原理 本小節(jié)對比了基于 FPGA 的信號發(fā)生器與其它傳統(tǒng)方案的原理，說明了采用 FPGA 技術(shù)的合理性和可行性。 (1)用分立元件組成的函數(shù)發(fā)生器：產(chǎn)生的波 形受到電路硬件的限制，通常是單函數(shù)發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調(diào)試，體積也相對較大，達不到本課題能產(chǎn)生正弦波、三角波和方波等多種波形的要求。 (2)由晶體管、運放 IC 等通用器件制作的信號發(fā)生器：這類器件更多的則是用專門的函數(shù)信號發(fā)生器 IC 產(chǎn)生信號，早期的函數(shù)信號發(fā)生器 IC，如L803 BA20 XR2207/2209 等，它們的功能較少，精度不高，頻率上限只有 300kHz，無法產(chǎn)生更高頻率的信號，調(diào)節(jié)方式也不夠靈活，頻率和占空比不能獨立調(diào)節(jié)，二者互相影響。 (3)利用單片集成芯片的函數(shù)發(fā)生器：能 產(chǎn)生多種波形，達到較高的頻率，且易于調(diào)試。鑒于此，美國美信公司開發(fā)了新一代函數(shù)信號發(fā)生器ICMAX038，它克服了第 2 種方法中芯片的缺點，可以達到更高的技術(shù)指標，是上述芯片望塵莫及的。 MAX038 頻率高、精度好，因此它被稱為高頻精密函數(shù)信號發(fā)生器 IC。在鎖相環(huán)、壓控振蕩器、頻率合成器、脈寬調(diào)制器等電路的設(shè)計上， MAX038 都是優(yōu)選的器件，但是在本課題當中，要求產(chǎn)生低第 2章 信號發(fā)生器的原理及實現(xiàn)方法 9 頻信號而不是高頻信號，且其過高的技術(shù)指標以及由此帶來的高成本也不適用于本次課題研究。 (4)基于 FPGA 的信號發(fā)生器：現(xiàn)場可編程門陣列器件具有 容量大、運算速度快、現(xiàn)場可編程等優(yōu)點，使得信號發(fā)生器有了新的實現(xiàn)途徑。 FPGA配合相應(yīng)外圍器件實現(xiàn)的多波形信號發(fā)生器電路結(jié)構(gòu)簡單、易于擴展，具有極大的靈活性和方便性。實現(xiàn)的多波形信號發(fā)生器可以產(chǎn)生正弦波、三角波、鋸齒波和方波等信號，輸出信號頻率在 0Hz—2MHz 范圍內(nèi)可調(diào)，而且可以輕易通過程序?qū)崿F(xiàn)頻率步進以及波形調(diào)整。 綜上所述，本課題采用基于 FPGA 的信號發(fā)生器來實現(xiàn)。 信號發(fā)生器 實現(xiàn)方法及 方案 直接數(shù)字頻率合成方法 本課題已確定采用基于 FPGA為硬件基礎(chǔ)實現(xiàn)信號發(fā)生器，本小節(jié)將通過 論證直接數(shù)字頻率合成（ DDS）的方法來說明以 DDS作為波形產(chǎn)生原理，來生成本此課題要求的正弦波、方波、三角波的可行性。 一般的信號源設(shè)計都采用頻率合成技術(shù) ,傳統(tǒng)上采用鎖相環(huán) (PLL)電路進行設(shè)計 , 隨著直接數(shù)字頻率合成 (DDS)技術(shù)的發(fā)展 ,很多芯片公司都開發(fā)出了自己的 DDS專用集成芯片 ,同 D/A轉(zhuǎn)換器和低通濾波器 (LPF)一起便可以組成任意波形信號的發(fā)生器 [ 34 ]。近年來現(xiàn)場可編程門陣列 (FPGA)技術(shù)得到了迅速的發(fā)展和廣泛的應(yīng)用 ,其資源容量、工作頻率以及集成度都得到了極大的提高 ,使得利用 FPGA實現(xiàn) 某些專用 的 數(shù)字集成電路得到了大家的關(guān)注[5]。 基于 FPGA實現(xiàn)的直接數(shù)字頻率合成器則更具其優(yōu)點 ,有著靈活的接口和控制方式、較短的轉(zhuǎn)換時間、較寬的帶寬 以及相位連續(xù)變化和頻率分辨率較高等優(yōu)點 ， 其也為設(shè)計者在此基礎(chǔ)之上實現(xiàn)電路集成提供了另一種方法。直接數(shù)字頻率合成 (Direct Digital Frequency Synthesis， 即 DDFS， 一般簡稱 DDS)是從相位概念出發(fā) ， 直接合成所需要波形的一種 新穎 的頻率合成技術(shù) [6]。以正弦波信號發(fā)生器為例 ， 利用 DDS技術(shù)可以根據(jù)要求產(chǎn)生不同頻率的正弦波 ， 而且可以控制其 初始相位和信號幅度 ， 同樣也可以利用 DDS技術(shù)產(chǎn)生任意的波形。 燕山大學(xué)本科 生畢業(yè)設(shè)計（論文） 10 其原理如圖 21所示 ： 相 位累 加器相 位 字輸 入同 步寄 存器同 步寄 存器累 加寄 存器相 位調(diào) 制器MD / A L P FN輸 出正 弦R O M查 找 表頻率字輸入系 統(tǒng) 時 鐘M 圖 21 基于 FPGA的 DDS信號發(fā)生器原理圖 DDS電路一般包括系統(tǒng)時鐘、相位累加器、相位調(diào)制器、 ROM查找表、D/A轉(zhuǎn)換器和低通濾波器 (LPF)。輸入的頻率控制字 (X)稱為相位步進量 ,作為相位累加器的增量；輸入的相位控制字通過相位調(diào)制器來設(shè)置正弦波的初始相位；系統(tǒng)時鐘則對相位累加器、相位調(diào)制器和 D/A轉(zhuǎn)換器提供 相應(yīng)的 時序控制 [78]。 相位累加器由 N位全 加器和 N位累加寄存器級聯(lián)而成 ， 對頻率控制字的二進制碼進行累加運算 ， 是典型的反饋電路。在每個系統(tǒng)時鐘沿的控制下 ，N位加法器將頻率控制字 X與累加寄存器輸出的相位數(shù)據(jù)相加 ， 把相加后的結(jié)果再送至累加寄存器 ， 累加寄存器中新的相位數(shù)據(jù)既反饋到加法器的輸入端 ， 以使加法器在下一時鐘周期中繼續(xù)與頻率控制字 X相加 ， 同時累加寄存器的高 M位數(shù)值 ， 將作為查找 ROM表中取樣數(shù)據(jù)的地址值。 ROM 查找表中儲存著一個完整周期的正弦波幅度信息 ， 通過取得的采樣地址值進行查表 ， 從 ROM 表中輸出相應(yīng)的波形采樣數(shù)據(jù) ， 送入 D/A 轉(zhuǎn)換器 ， DAC 輸出 階梯波形 ， 再通過低通濾波器將波形數(shù) 據(jù)轉(zhuǎn)換成符合要求第 2章 信號發(fā)生器的原理及實現(xiàn)方法 11 的模擬波形。此處以正弦波為例，介紹波形產(chǎn)生過程 。 如圖 22 所示。 查找表中的信息 查找表后的輸出 D/A 轉(zhuǎn)換后的輸出 濾波后的波形 圖 22 波形產(chǎn)生過程 其中步長的概念即為對數(shù)字波形查表的相位增量 ， 由累加器對相