【文章內容簡介】 .....................41 參考文獻 .......................................................................................................................42 重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 1 1 緒論 信號發(fā)生器簡介 信號發(fā)生器又稱信號源或振蕩器，在生產(chǎn)實踐和科技領域中有著廣泛的應用。 凡是產(chǎn)生測試信號的儀器，統(tǒng)稱為信號源，也稱為信號發(fā)生器，它用于產(chǎn)生被測電路所需特定參數(shù)的電測試信號。 信號源是根據(jù)用戶對其波形的命令來產(chǎn)生信號的電子儀器。信號源主要給被測電路提供所需要的 已知信號（各種波形），然后用其它儀表測量感興趣的參數(shù)。可見信號源在電子實驗和測試處理中，并不測量任何參數(shù)，而是根據(jù)使用者的要求，仿真各種測試信號，提供給被測電路，以達到測試的需要。 信號源有很多種分類方法，其中一種方法可分為混和信號源和邏輯信號源兩種。其中混和信號源主要輸出模擬波形；邏輯信號源輸出數(shù)字碼形。混和信號源又可分為函數(shù)信號發(fā)生器和任意波形 /函數(shù)發(fā)生器，其中函數(shù)信號發(fā)生器輸出標準波形，如正弦波、方波等，任意波 /函數(shù)發(fā)生器輸出用戶自定義的任意波形；邏輯信號發(fā)生器又可分為脈沖信號發(fā)生器和碼型發(fā)生器，其中 脈沖信號發(fā)生器驅動較小個數(shù)的的方波或脈沖波輸出，碼型發(fā)生器生成許多通道的數(shù)字碼型。另外，信號源還可以按照輸出信號的類型分類，如射頻信號發(fā)生器、掃描信號發(fā)生器、頻率合成器、噪聲信號發(fā)生器、脈沖信號發(fā)生器等等。信號源也可以按照使用頻段分類，不同頻段的信號源對應不同應用領域。 函數(shù)信號發(fā)生器簡介 函數(shù)發(fā)生器是使用最廣的通用信號源，提供正弦波、鋸齒波、方波、脈沖波等波形，有的還同時具有調制和掃描功能。 函數(shù)波形發(fā)生器在設計上分為模擬式和數(shù)字合成式。眾所周知，數(shù)字合成式函數(shù)信號源（ DDS）無論就頻率、幅 度乃至信號的信噪比（ S/N）均優(yōu)于模擬式，其鎖相環(huán)（ PLL）的設計讓輸出信號不僅是頻率精準，而且相位抖動（ phase Jitter）及頻率漂移均能達到相當穩(wěn)定的狀態(tài)，但數(shù)字式信號源中，數(shù)字電路與模擬電路之間的干擾始終難以有效克服，也造成在小信號的輸出上不如模擬式的函數(shù)信號發(fā)生器，如今市場上的大部分函數(shù)信號發(fā)生器均為 DDS 信號源。 函數(shù)信號發(fā)生器的實現(xiàn)方法通常有以下幾種： 1）用分立元件組成的函數(shù)發(fā)生器：通常是單函數(shù)發(fā)生器且頻率不高，其工作不很穩(wěn)定，不易調試。 2）可以由晶體管、運放 IC等通用器 件制作，更多的則是用專門的函數(shù)信號發(fā)生器 IC 產(chǎn)生。早期的函數(shù)信號發(fā)生器 IC，如 L803 BA20 XR2207/2209等，它們的功能較少，精度不高，頻率上限只有 300kHz，無法產(chǎn)生更高頻率重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 2 的信號，調節(jié)方式也不夠靈活，頻率和占空比不能獨立調節(jié)，二者互相影響。 3）利用單片集成芯片的函數(shù)發(fā)生器：能產(chǎn)生多種波形，達到較高的頻率，且易于調試。 4）利用專用直接數(shù)字合成ＤＤＳ芯片的函數(shù)發(fā)生器：能產(chǎn)生任意波形并達到很高的頻率 ， 但成本較高 。 任意信號發(fā)生器簡介 任意波形發(fā)生器，是一種特殊的信號 源，不僅具有一般信號源波形生成能力，而且可以仿真實際電路測試中需要的任意波形。在我們實際的電路的運行中，由于各種干擾和響應的存在，實際電路往往存在各種缺陷信號和瞬變信號，如果在設計之初沒有考慮這些情況，有的將會產(chǎn)生災難性后果。任意波發(fā)生器可以幫您完成實驗，仿真實際電路，對您的設計進行全面的測試。 由于任意波形發(fā)生往往依賴計算機通訊輸出波形數(shù)據(jù)。在計算機傳輸中，通過專用的波形編輯軟件生成波形，有利于擴充儀器的能力，更進一步仿真實驗。另外，內置一定數(shù)量的非易失性存儲器，隨機存取編輯波形，有利于參考對比，或通過隨 機接口通訊傳輸?shù)接嬎銠C作更進一步分析與處理。有些任意波形發(fā)生器有波形下載功能，在作一些麻煩費用高或風險性大的實驗時，通過數(shù)字示波器等儀器把波形實時記錄下來，然后通過計算機接口傳輸?shù)叫盘栐矗苯酉螺d到設計電路，更進一步實驗驗證。 基于 DSP的信號發(fā)生器的產(chǎn)生 由于模擬技術實現(xiàn)的信號發(fā)生器要求大量的硬件來做支撐，所以它的復雜度會隨著波形的復雜度增加隨之不成比例增加，同時由模擬電路構成的信號發(fā)生器不但參數(shù)的準確度你難以保證，而且體積和功耗都很大； 而 由數(shù)字電路構成的信號發(fā)生器，體積較大，價格較貴；加上人 們對特殊信號需求的增加，對波形的精度、穩(wěn)定性、幅度和頻率的可調性要求的增加，單純的模擬和數(shù)字電路構成的信號發(fā)生器已經(jīng)難以滿足這些要求 ，在這中情況下，基于 DSP 的信號發(fā)生器應運而生。 基于 DSP的信號發(fā)生器的特點 1)速度快 。由于 TMS320VC5410DSP 指 令周期 25/20/15/， 運算能 力高達 100 MIPS， 此外 ，它 內部還集成了維特比加速器，用于提高維特比編譯碼的速度 ，所以由它組成的信號發(fā)生器的波形生成速度快。 2)波形精度高。由于 TMS320VC5410DSP 有 優(yōu)化的 CPU結構 ， 內部有 1個 40位算術邏輯單元， 2 個 40 位累加器， 2 個 40 位加法器 ， 1 個 1717 的乘法器和 1個 40 位的桶形移位器 ， 有 4條內部總線和 2 個地址產(chǎn)生器 ，所以它能產(chǎn)生高精度的信號波形。 重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 3 3)功耗低 。 該信號發(fā)生器的組要部件 TMS320C5410 可以在 或 電壓下工作，三個低功耗方式（ IDLE IDLE2 和 IDLE3）可以節(jié)省 DSP 的功耗， 從而降低信號發(fā)生器的功耗 。 4)穩(wěn)定性好 。 該信號發(fā)生器的主要部件都是大規(guī)模的集成芯片，性能穩(wěn)定，從而起產(chǎn)生的波形信號也穩(wěn)定。 5）成本較低。利用 DSP 構成的信號發(fā)生器的大部分功能成本可以嵌入到 DSP的軟件中，而不是額外的硬件，大大的降低了成本和額外的開銷。 6）可擴展性好。由于 DSP 的可擴展性好，對以后的功能擴展留有余地。 7）頻率和幅度可調。由于波形的產(chǎn)生是通過對 DSP 編程來實現(xiàn)的，所以很容易通過改變其中的某些參數(shù)而改變起頻率和幅度。改變定時器的中斷頻率來改變波形的頻率，改變 AD50 的輸出增益設置來改變波形的幅度。 課題的主要內容與要求和實現(xiàn)途徑 課題研究的主要內容與要求 本課題采取理論分析和實驗研究相結合的方法開展信號發(fā)生器設 計的研究工作，主要完成硬件設計和軟件設計兩方面的內容，包括以下內容與要求： （ 1） 掌握基 TMS320VC5410DSP 實現(xiàn)信號發(fā)生器的設計原理和實現(xiàn)方法。 （ 2） 設計的信號發(fā)生器可產(chǎn)生矩形 、 三角 、 鋸齒 、 正弦等信號 ， 可對波形的有關參數(shù)（幅度，頻率）進行設置。 （ 3） 完成相關的硬件電路設計和軟件程序設計并歸檔，為論文的撰寫準備材料。 （ 4） 發(fā)揮部分（可產(chǎn)生模擬幅度調制（ AM)信號，模擬頻率調制（ FM)信號，產(chǎn)生二進制 PSK， ASK 信號等）。 （ 5） 完成畢業(yè)設計論文。 實現(xiàn)途徑 通過對 DSP 編程實現(xiàn)所 需要的信號波形，然后在定時器中斷的控制下使其與AD50 芯片進行串行通信，然后經(jīng)過 DA轉換輸出模擬波形。信號頻率可以通過改變定時器中斷的頻率來改變，而幅度可以通過 AD50 芯片的相關設置來改變。 重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 4 2 TMS320C5410DSP 芯片 TMS320C5410 是信號發(fā)生器設計方案中最為核心的一塊芯片，用以實現(xiàn)對波形信號的編程和串口通信的控制，因此單獨用一章作一介紹。 概述 TMS320C54x 是為實現(xiàn)低功耗、高性能而專門設計的定點 DSP 芯片，主要應用在無線通信等應用系統(tǒng)中。 TMS320C54x 系列 DSP 是 TI 公司在繼 TMS320C1x、 TMS320C2x 和 TMS320C5x 之后退出的新一代 16位定點數(shù)字信號處理器。 TMS320C54x 的體系結構采用先進的哈佛結構，程序與數(shù)據(jù)分開存放，內部具有 8條高速并行總線。片內集成有片外的存儲器和片內的外設以及專門用途的硬件邏輯，并配備有功能強大的指令系統(tǒng)，使得芯片具有很高的處理速度和廣泛的應用適應性。再加上采用模塊化的設計以及先進的集成電路技術，芯片的功耗小、成本低、自推出以來已廣泛地應用于移動通信。數(shù)字無線電、計算機網(wǎng)絡以及各種專門用途的實時嵌入 式系統(tǒng)和儀器儀表中。 TMS320C5410DSP 的內部結構 TMS320C54x 系列 DSP 芯片雖然產(chǎn)品很多，但起體系結構基本上是相同的，特別是核心 CPU 部分，各個型號間差別主要是片內的存儲器與片內外設的配置。 其內部結構框圖如圖 1. TMS320C54x 系列 DSP 芯片結構基本上可分為 3大塊： 1） CPU 模塊 包括算術邏輯單元、乘法器、累加器、移位寄存器、各種專門用途的寄存器、地址生成器以及內部總線。 2） 存儲器系統(tǒng) 包括 1624 位外接存儲器接口、片內的程序 ROM、片內單訪問的數(shù)據(jù) RAM 和雙訪問的數(shù)據(jù) RAM。 3） 片內的外設與硬件電路 包括片內的定時器、各種類型的串口、主機接口、片內的鎖相環(huán)時鐘發(fā)生器以及各種控制電路。 重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 5 圖 1 TMS320C5410DSP 的主要特性 （ 1） CPU 部分 1）先進的多總線結構，具有 1 條程序存儲器總線、 3 條數(shù)據(jù)存儲器總線和 4條地址總線； 2） 40位的算術邏輯單元（ ALU），包括 40位的桶形移位寄存器和 2 個獨立的40 位的累加器； 3） 17*17 位的并行乘法器與一個 40 位的專用加法器 結合在一起，用于非流水線的單周期的乘 /累加操作； 4）比較選擇和存儲單元，用于 Viterbi 操作的加 /比較選擇； 5）指數(shù)編碼器用于在單周期內計算 40 位的累加器的指數(shù)值； 6)2 個地址生成器，包括 8個輔助寄存器和 2 個輔助寄存器算術單元。 （ 2）存儲器系統(tǒng) 具有 16 位 192k 字的可尋址空間： 64k 字的程序空間、 64k 字的數(shù)據(jù)空間和 64k字的 I/O 空間。 重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 6 （ 3）片內外設和專用電路 1）軟件可編程等待狀態(tài)發(fā)生器； 2）片內鎖相環(huán)時鐘發(fā)生器，可采用內部振蕩器或外部時鐘源； 3）可編程的存儲器體轉換邏輯； 4）外 部總線關斷電路可用來斷開外部數(shù)據(jù)總線、地址總線和控制信號； 5）數(shù)據(jù)總線具有數(shù)據(jù)保持特性； 7)可編程的定時器； 8)直接誒存儲器訪問控制器； 9）可與主機直接連接的 8 位并行主機接口，有些擴展有 16 位的主機并行接口； 10）片內的串口可分為全雙工標準串口、時分多路串口、緩沖串口和多通道緩沖串口。 （ 4）片內引導功能 能從片外的存儲器或片內的串口將程序引導并裝入指定的存儲器。 （ 5）指令系統(tǒng) 1）單指令重復和塊重復操作指令； 2）用于程序和數(shù)據(jù)管理的存儲器塊傳送指令； 3） 32位長操作數(shù)指令； 4)同時讀入 2個或 3 個操作數(shù)的指令； 5）并行存儲和裝入的算術指令； 6）條件存儲指令； 7）快速中斷返回指令； 8）具有延遲轉移和調用的指令； 9）具有指令的流水線結構。 （ 6）執(zhí)行速度 1）單指令周期時間分為 25/20/15/； 2）每秒指令數(shù)為 40/50/66/80/100/200MIPS。 （ 7）電源和功耗 1）可采用 5v、 和 或 的超低壓供電； 2）可采用功耗下降指令 IDLE IDLE IDLE3 控制芯片的功耗。 TMS320C5410DSP 的定時器 概述 片內定時器是一個可編程的定時器，它由三個寄存器組成，分別為定時器寄存器（ TIM）、定時器周期寄存器（ PRD）和定時器控制寄存器（ TCR）。 重慶大學本科學生畢業(yè)設計 （論文） 基于 DSP 的信號發(fā)生器的設計 7 片內定時器可以用于周期性的產(chǎn)生 CPU 中斷。定時器的最高分辨率為處理器的 CPU 時鐘速度。通過帶 4位預定標器的 16 位計數(shù)器，可以獲得較大范圍的定時器頻率。 定時器寄存器 片內定時器由