【正文】 TLC320AD50C 的特點(diǎn) ? 輸入信號：單端輸入 幅度 14V ? 輸出信號：單端輸出 幅度 14V ? 單 5V電源供電或 5V模擬 /3V 數(shù)字電源 ? 工作方式時功 耗（ P0） 100mW（最大） ? 硬件掉電方式時功耗 ? 通用 16 位信號處理 ? 2 的補(bǔ)碼數(shù)據(jù)格式 ? 動態(tài)范圍 91db ? ADC 總的信號 /(噪聲 +失真 ) 88db（最?。? ? DAC 總的信號 /(噪聲 +失真 ) 85db（最?。? ? 全部器件為差分結(jié)構(gòu) ? 內(nèi)部基準(zhǔn)電壓（ Vref） ? ADC 為 64 倍過采樣，而 DAC 為 256 倍過采樣（內(nèi)部） ? 串行接口 ? 當(dāng)二次通信時 ALT DATA 端提供數(shù)據(jù)監(jiān)視 ? 系統(tǒng)測試方式，數(shù)字反饋測試和模擬反饋測試 ? 多種轉(zhuǎn)換速率可選，如 MCLK/(128*N)或 MCLK/(512*N)，最大轉(zhuǎn)換速率 為 ? 可以配置成主機(jī)或從機(jī)方式 ? 可以支持 3個從機(jī)器件 TLC320AD50C 管腳和功能框圖 芯片管腳 芯片具有 2 種封裝，一種是 DW 封裝，一種是 PT 封裝，而我們采用的是 D。該器件同時還包括兩個串行同步轉(zhuǎn)換電路 (用于各自的數(shù)據(jù)方向 )，在 DAC 之前有一個內(nèi)插濾波器，而在后面有一個抽取濾波器。美國 TI 公司的 TLC320AD50C(以下簡稱 AD50)就是一種具有許多優(yōu)良特性的模擬接口電路芯片，該芯片可廣泛用于各種電路， 尤其是應(yīng)用在 DSP 領(lǐng)域中。 ? 當(dāng) DXR[1,2]復(fù)制到 XSR[1,2]時，發(fā)送器可以觸發(fā)它自身的幀同步信號。 （ 3） 幀同步信號的產(chǎn)生 與數(shù)據(jù)位時鐘類似，數(shù)據(jù)幀同步也是可以獨(dú)立對接收器和發(fā)送器進(jìn)行編程的，一般使用數(shù)據(jù)延遲來實(shí)現(xiàn)幀同步。 （ 2） 數(shù)據(jù)位時鐘的產(chǎn)生 當(dāng)接收 /發(fā)送時鐘模式設(shè)置為 1（ CLK[R/X]M=1）時，數(shù)據(jù)時鐘（ CLK[R/X]）由內(nèi)部采樣率發(fā)生器輸出時鐘（ CLKG）驅(qū)動，用戶可以分別為發(fā)送器和接收器選擇各種數(shù)據(jù)位時鐘，這些選項(xiàng)如下： ? 采樣率發(fā)生器的輸入時鐘可以是 CPU 時鐘或者專門的外部時鐘輸入（ CLKS）。 2） 幀周期除法（ FPER）：數(shù)據(jù)位時鐘的幀周期。 采樣率發(fā)生器可以通過編程由內(nèi)部時鐘或外部時鐘驅(qū)動。時鐘和幀可以通過采樣率發(fā)生器送到接收器和發(fā)送器，接收器和發(fā)送器也可以獨(dú)立的選擇外部時鐘模式。當(dāng) FSR 和 FSX 為輸入時， mcbsp 分別在內(nèi)部 CLKR 和內(nèi)部 CLKX 的下降沿分別檢測 FSR 和 FSX。 ? 從幀同步到第一個數(shù)據(jù)位之間的數(shù)據(jù)位延遲，延遲的位數(shù)可以為 0、 2。 ? 對于每一相，可以配置每個字的位數(shù)。 可以通過設(shè)置 mcbsp 的相關(guān)寄存器對以下參數(shù)進(jìn)行設(shè)置： ? FSR、 FSX、 CLKR、 CLKX 的極性。 （ 4）幀和時鐘配置 串行時鐘 CLKR 和 CLKX 分別定義了接收和發(fā)送的位邊界。 4) ? ?/R X INTM =11。 3） ? ?/R X INTM =10。 2） ? ?/R X INTM =01。 1） ? ?/R X INTM =00。 （ 3） CPU 中斷（ RINT 和 XINT） 接收中斷和發(fā)送中斷信號可以將串行接口的狀態(tài)變化發(fā)送給 CPU。一旦新數(shù)據(jù)被 CPU 或 DMA 加載， XDRY就被清零。 XRDY=1 表示 DXR[1,2]中的數(shù)據(jù)已經(jīng)復(fù)制到 XSR[1,2],并且 DXR[1,2]已經(jīng)準(zhǔn)備好加在新的數(shù)據(jù)字。 1） 接收準(zhǔn)備狀態(tài)： REVT、 RINT、 RRDY。 （ 2）確定準(zhǔn)備狀態(tài) RRDY 和 XRDY 分別表示 mcbsp 接收器和發(fā)送器的準(zhǔn)備狀態(tài)。 6） 如果要求內(nèi)部幀同步信號，設(shè)置 1FRST? 。 4） 按照寫 DXR 的要求，給出數(shù)據(jù)。 2） 按要求編程配置特定的 mcbsp 的寄存器。 數(shù)據(jù)發(fā)送和接收流程 （ 1）復(fù)位串行口 Mcbsp 串行接口有兩種復(fù)位方式： 1） 芯片復(fù)位 RS =0 引發(fā)的串行口發(fā)送器、接收器、采樣率發(fā)生器復(fù)位。訪問某個指定的寄存器時，首先要將相應(yīng)的控制寄存器的子地址寫入子地址控制器 SPSA， SPSA 驅(qū)動復(fù)接器，使之與數(shù)據(jù)控制寄存器 SPSD 相連。寫操作與讀取相仿，從結(jié)構(gòu)上來看，發(fā)送和接收部分是相對獨(dú)立的，所以可以實(shí)現(xiàn)全雙工通信。 CLKS 為外部時鐘源。 ? 可編程的內(nèi)部時鐘和 幀發(fā)生器。 ? 可選的高位或地位先發(fā)送的 8位數(shù)據(jù)發(fā)送。 ? 數(shù)據(jù)的大小范圍選擇包括 1 1 2 32 位字長。 ? 具有外部移位時鐘發(fā)生器和內(nèi)部頻率可編程移位時鐘。 ? 可以直接與工業(yè)標(biāo)準(zhǔn)的編碼器、模擬接口芯片。 ? 雙緩沖的發(fā)送和三緩沖的接收數(shù)據(jù)存儲器，允許連續(xù)的數(shù)據(jù)流。 TMS32054X DSP 隨著器件不同，有多種接口， 都能與 TLC320AD50C直接接口。 6） ISR 由返回指令結(jié)束，該指令將返回的值從堆棧彈出給 PC。 （ 1） 如果和是個可屏蔽中斷請求，其操作流程如下： 1) 設(shè)置 IFR 寄存器相應(yīng)的標(biāo)志位； 2) 測試應(yīng)答條件（ INTM=0 且 IMR=1），如果條件為真，則應(yīng)答中斷，否則繼續(xù)主程序； 3) 當(dāng)中斷被應(yīng)答， IFR相應(yīng)的標(biāo)志位被清除，并且 INTM 位被置 1； 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計 （論文） 基于 DSP 的信號發(fā)生器的設(shè)計 13 4) PC 值保存到堆棧中； 5) 轉(zhuǎn)到執(zhí)行 ISR； 6) ISR 由返回指令結(jié)束，該指令將返回的值從堆棧彈出給 PC。如果 ST1 中的 INTM=0， IMR 中的某位位 1，就能使能相應(yīng)的中斷。 以下 4 種情況都會將中斷標(biāo)志清除： 1） DSP 復(fù)位； 2） 中斷得到處理； 3） 將 1寫 到 IFR 的是適當(dāng)位，相應(yīng)的尚未處理完的中斷被清除； 4） 利用合適的中斷號執(zhí)行 INTR 指令。 中斷相關(guān)寄存器 （ 1）中斷標(biāo)志寄存器（ IFR） 它可以識別和清除有效的中斷。所有的軟件中斷和 rs、/nmi 是非屏蔽中斷。當(dāng)有多個硬件中斷被觸發(fā)時， DSP將按照中斷優(yōu)先級的高低來分別對它們進(jìn)行服務(wù)。 TMS320VC5410 機(jī)既支持硬件中斷，也支持軟件中斷。一個 DSP 系統(tǒng)需要和多個外部事件打交道，而且這些時間可能是異步的（異步事件的發(fā)生具有不確定性），一旦異步事件發(fā)生，要求 DSP 能夠隨之作出相應(yīng)的反應(yīng)和處理。 中斷系統(tǒng) 中斷系統(tǒng)的概述 中斷是 DSP 的基本功能，除了最簡單的硬件系統(tǒng)外， 一般系統(tǒng)都有中斷的產(chǎn)生并進(jìn)行相應(yīng)的中斷處理。 當(dāng)使用 IDLE 指令的 PLL 注意事項(xiàng) 由于在 DIV 模式下工作，并且 PLL 禁止時，時鐘發(fā)生器的功耗消耗最小。 改變 PLL乘法系數(shù) 為了改變乘法系數(shù)必須采用如下的步驟： （ 1） PLLNDIV 清 0，選擇 DIV 模式 （ 2） 查詢 PLLSTATUS 位，知道該位變?yōu)?0，表示 DIV 模式有效 （ 3） 修改 CLKMD 以達(dá)到改變乘法系數(shù)的目的 （ 4） 設(shè)置 PLLCOUNT 為所期望的鎖定時間 緊跟復(fù)位后的 PLL 操作 在復(fù)位后，時鐘模式由三條外部引腳值決定，即 CLKMD CLKMD CLKMD3。 從 PLL 模式轉(zhuǎn)換成 DIV 模式也可以通過加載 CLKMD 寄存器來完成。當(dāng) PLL 沒有鎖定而執(zhí)行從 DIV 向 PLL 模式轉(zhuǎn)換時，可以設(shè)置 PLLMUL、 PLLDIV、 PLLNDIV 位來選擇所期望的頻率乘法系數(shù)。 時鐘模式由 DIV 模式轉(zhuǎn)換成 PLL 模式 從 DIV 模式裝換成 PLL 模式會激活 PLLCOUNT 可編程鎖定定時器，并且這可以用于執(zhí)行鎖定時間延遲。當(dāng)CLKMD1 CLKMD2 CLKMD3 CLKMD 復(fù)位值 時鐘模式 0 0 0 0000H 使用外部時鐘源，時鐘頻率除以 2 0 0 1 1000H 使用外部時鐘源，時鐘頻率除以 2 0 1 0 2021H 使用外部時鐘源，時鐘頻率除以 2 1 0 0 4000H 使用內(nèi)部振蕩器，時鐘頻率除以 2 1 1 0 6000H 使用外部時鐘源，時鐘頻率除以 2 1 1 1 7000H 使用內(nèi)部振蕩 器，時鐘頻率除以 2 1 0 1 0007H 使用外部時鐘源， PLL*1 0 1 1 停止模式 重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計 （論文） 基于 DSP 的信號發(fā)生器的設(shè)計 11 時鐘發(fā)生器工作在 DIV 變?yōu)?PLL 時，鎖定定時器開始工作 。 1512 11 103 2 1 0 PLLMUL PLLDIV PLLCOUNT PLLON/OFF PLLNDIV PLLSTATUS CLKMD 的各位 CLKMD 寄存器各位所確定的 PLL 乘法系數(shù) PLLNDIV PLLDIV PLLMUL 乘法系數(shù) 0 X 014 0 X 15 1 0 014 PLLMUL+1 1 0 15 1 1 1 0或偶數(shù) (PLLMUL)+1 1 1 奇數(shù) PLLMUL/4 使用 PLLCOUNT 可編程鎖定定時器 PLL 鎖定定時器是一個計數(shù)器，聰 CLKMD 寄存器 PLLCOUNT 位加載計數(shù)值，并聰當(dāng)前值減計數(shù)到 dinghsiqi 可以設(shè)置為 0255 之間的任何值，并且輸入時鐘 CLKIN 被 16 所除。 復(fù)位后，可以對 16 位存儲器映射時鐘模式寄存器編程加載 PLL,已配置所要求的 時鐘方式。復(fù)位時，下面的時鐘模式引腳組合使能 PLL， CLKMD(31)由 000b 變?yōu)?101b。復(fù)位時時鐘模式設(shè)置如下表格。輸入時鐘（ CLKIN）除以 2 或 DIV 模式時，所有的模擬重慶大學(xué)本科學(xué)生畢業(yè)設(shè)計 （論文） 基于 DSP 的信號發(fā)生器的設(shè)計 10 電路，包括 PLL 電路都被禁止，以使功耗最小。這些系數(shù)可以通過使用 PLL 電路來獲得。具有軟件可編程的 PLL 的 DSP 器件可以選用以下兩種方法來配置： （ 1） PLL模式。當(dāng)在 IDLE3 模式下工作時，時鐘模式可以在 CLKOUT 變?yōu)楦唠娖胶筮M(jìn)行配置。對于不使用 PLL 的器件，起 CPU 時鐘頻率為晶體振蕩器頻率或外部時鐘頻率的一半。目前的 C54xDSP 有兩種；類型的 PLL，有些器件具有硬件可配置的 PLL 電路，而其他的器件具有的是軟件可編程的 PLL 電路。將一個外部時鐘信號直接連接到 X2/CLKIN 引腳，并且 X1引腳空置不接，與此同時，內(nèi)部振蕩器無效。將晶體振蕩器連接到 X1 和 X2/CLKIN 引腳之間，內(nèi)部振蕩器被使能，晶體振蕩器具有 30 歐的有效串阻和 1mW 的功耗，另外還應(yīng)該給定一個 20pF 的負(fù)載電容。晶體振蕩器電路連接到 C54xDSP的 X1 和 X2/CLKIN 引腳。 時鐘發(fā)生器 時鐘發(fā)生器為 C54xDSP提供時鐘信號。 (2)將 IMR中的 TINT 位置 1，使能定時器中斷。通過 設(shè)置 TSS 位為0并設(shè)置 TRB 位為 1以寵愛定時器周期值，使能定時器。 （ 2） 加載 PRD。一種方法是使用 TOUT信號為外設(shè)提供時鐘；另一種方法是利用中斷，周期地讀一個寄存器。 每次當(dāng)定時計數(shù)器減少到 0時，會產(chǎn)生一個定時器中斷 (TINT)，定 時器中斷 (TINT)速度可由如下公式計算： r a t e c ( C ) 1t ( 1 ) ( 1 )T IN T T D D R P R D? ? ? ? 式中， c(C)t 為 CPU 時鐘周期， PRD 為定時器周期值， TDDR 為定時器分頻系數(shù)。 通過使用 TSS 輸入信號關(guān)閉定時器的時鐘輸入，可以停止定時器。 PSC 由器件的 CPU 提供時鐘，每個 CPU 時鐘信號將 PSC 減少 1。在正常工作情況下，當(dāng) PSC 減計數(shù)到 0時， TDDR 的內(nèi)容加載到 PSC。 TOUT 脈沖信號的周期等于 CLKOUT 的周期。 TIM 由預(yù)定標(biāo)塊提供時鐘，每個來自預(yù)定標(biāo)塊的輸出時鐘使 TIM減 1。 在正常情況下，當(dāng) TIM 減計數(shù)到 0 后， PRD 中的內(nèi)容自動地加載到 TIM。定時器 由每個 CPU 時鐘周期減少 1 的預(yù)定標(biāo)器驅(qū)動。 16 位的存儲器映射寄存器周期寄存器（ TCR）包含定時器的控制和狀態(tài)位。 16 位的存儲器映射寄存器周期寄存器（ PRD）用于重載定時器寄存器。 16 位的存儲器映射寄存器加載周期寄存器 (PRD)的值并隨計數(shù)而減少。 定時器寄存器 片內(nèi)定時器由三個存儲器映射寄存器組成，即定時器寄存器（ TIM）、定時器周期寄存器（ PRD）和定時器控制寄存器（ TCR）。定時器的最高分辨率為處理器的 CPU 時鐘速度。 TMS320C5410DSP 的定時器