【文章內容簡介】 劃設計 本 DDS 芯片設計頻率范圍在 0～ 10 MHz 并能夠實現(xiàn)調頻調幅的信號源要求其頻率穩(wěn)定度小于等于 106 在對本課題總體規(guī)劃設計過程中主要可分成以下幾塊 1 控制電路的設計其主要功能是完成對 DDS 芯片的控制包括頻率控制字相位控制字等的數(shù)據(jù)輸入信號以及頻率更新和字輸入時鐘端等的控制信號這些控制信號可以由 PC 機單片機可編程邏輯器件 PLD 或者常規(guī)的數(shù)字邏輯電路來產生 PLD 是由用戶在工作現(xiàn)場進行編程的邏輯器件在產品研制的未定型階段這種方式比較靈活常規(guī)的數(shù)字邏輯電路最簡單價格最便宜最容易上手 但不夠靈活而單片機具有體積小可控性高控制功能強使用方便性價比較高等諸多優(yōu)點我準備采用常用的控制電路的芯片 AT8951 單片機來完成控制部分的功能 2 參考時鐘電路設計參考頻率源可選用普通晶體振蕩器溫補晶體振蕩器或恒溫控制晶體震蕩器等其中恒溫控制晶體震蕩器的性能指標最好但體積最大價格也最貴而普通晶體振蕩器雖價格便宜但其頻率穩(wěn)定度通常較低所以在工程實際中一般采用溫補晶體振蕩器作為 DDS 的參考時鐘輸入比較合適 3 系統(tǒng)電源設計系統(tǒng)電源可由直流穩(wěn)壓穩(wěn)流電源提供為了安全起見在電源的后面接上穩(wěn)壓塊由穩(wěn)壓塊穩(wěn)壓到電 路所需的電壓值直流電源的紋波越小對提高 DDS 的性能就越有好處 4 正弦信號發(fā)生電路本課題首先要用 DDS 芯片產生一頻率穩(wěn)定且可調的正弦信號因此正弦信號性能的好壞直接決定了該設計是否符合技術指標要求還有進一步的調幅性能的好壞鑒于 2 中對 DDS 芯片 AD9851 的介紹用該芯片便可在理論上具有可行性 5 波形的整定電路設計實際設計與實現(xiàn)上由于輸入 DDS 芯片的參考時鐘脈沖效果不理想 DDS相位截斷誤差幅度量化誤差和 DAC的非線形輸出信號存在不同程度的相位噪聲和雜散信號因此在設計中在 DDS 輸出的輸出信號之后加一低通濾 波器濾除不必要的噪聲干擾 6 調幅電路設計調幅是本設計一個很重要的環(huán)節(jié)用前面正弦信號輸出作為調幅載波利用 RC 振蕩器產生一定頻率的正弦信號作為調幅信號利用乘法器將調幅信號調制到載波頻率上 22 方案提出及系統(tǒng)整體設計框圖 系統(tǒng)各部分設計方案 1 ．常見信號源制作方法 方案 一 采用模擬分立元件或單片壓控函數(shù)發(fā)生器 038 可產生正弦波方波三角波通過調整外部元件可改變輸出頻率但采用模擬器件由于分散性太大即使使用單片函數(shù)發(fā)生器參數(shù)也揶揄外部元件有關因而產生的頻率穩(wěn)定度較差精度不高抗干擾能力較低成本較 高 方案 二 采用鎖相式頻率合成方案鎖相式頻率合成是將一個高穩(wěn)定度和高精度的標準頻率經過加減乘除的運算產生同樣穩(wěn)定度和精確度的 大量離散頻率的技術它在一定程度上解決了既要頻率穩(wěn)定精確又要頻率在較大范圍內可變的矛盾但頻率受 VCO 可變頻率范圍響高低頻率比不可能作得很高 方案 三采用 DDS 即直接數(shù)字頻率合成其原理方框圖如圖 31 所示 圖 21 它以有別于其它頻率合成方法的優(yōu)越性能和特點成為現(xiàn)代頻率合成技術中的佼佼者具體體現(xiàn)在相對帶寬頻率轉換時間短頻率分辨率高輸出相位連續(xù)可產生寬帶 正交信號及其他多種調制信號可編程和全數(shù)字化控制靈活方便等方面并具有極高的性價比正因如此我們采用方案三 2 調頻電路 方案 一 DA 控制 此方案預先測試和計算好產生固定頻率所需的控制電壓為方便控制將它量化存于 ROM 之中在需要時利用單片機控制 DA 轉換即可完成此方案設計的是一個開環(huán)的系統(tǒng)他的穩(wěn)定性不好且頻率步進無法做得很小 方案 二 壓控振蕩器 壓控振蕩器的輸出頻率是隨著輸入電壓的改變而改變的鑒于此如果用調制信號來控制壓控振蕩器的輸入電壓即可實現(xiàn)調頻這樣顯然簡單而容易控制且精度較高 方案三通過軟件實 現(xiàn) 還可以完全通過改變 DDS 的頻率控制字的方法來實現(xiàn)頻率可調這種方法不需要硬件電路只是通過軟件設計及鍵盤預設一定頻率由單片機來控制改變 DDS頻率控制字參數(shù)即可實現(xiàn)調頻因此考慮采用本方案 3 調幅電路 方案 一 采用分立器件實現(xiàn)但其電路制作繁復且性能不甚理想 方案 二 用模擬乘法器 MC1496 實現(xiàn)調制信號對載波信號的幅度調制由于輸出正弦波頻率非常高根據(jù)以往的經驗從 1K 到 1MHZ 得出的波形是很好但從 1MHZ至 10MHZ 時由于輸出幅度不 夠波形明顯失真 4 顯示模塊 方案一 采用普通 LED 顯示其優(yōu)點是操作方便但顯示信息及功能少且耗電量大 方案二 采用液晶 LCD 顯示界面形象清晰內容豐富可顯示復雜字符易于和單片機接口且耗電少故選用該方案 系統(tǒng)整體設計框圖 本系統(tǒng)通過單片機控制 AD9851 頻率控制字實現(xiàn)頻率合成經低通濾波器濾除噪聲和雜散信號就可得到比較純正的正弦信號同時調制正弦波信號通過單片機 AD 采樣后并行輸入改變 DDS 芯片頻率控制字就可實現(xiàn)調頻基本不需要外圍電路且最大頻偏可由軟件任意改變得到效果比較好的正弦波信號以后再通 過乘法器設計的一個調幅器完成對信號的調幅操作整個系統(tǒng)的整體設計框圖如下圖22 所示 圖 22 系統(tǒng)整體設計框圖 3 硬件電路設計 31 直接數(shù)字頻率合成模塊 這里我們采用的是 AD 公司的 DDS 系列芯片之一的 AD9851 其優(yōu)異的功能尤其是其先進的 CMOS工藝使其得到廣泛的應用下面就介紹 AD9851的原理及性能 AD9851 內部結構 AD9851 芯片是 AD 公司生產的最高時鐘頻率為 180MHz 采用先進的 CMOS 技術的高集成度直接數(shù)字式頻率合成器件它由一個高速 DDS一個高性能 DAC以及比較器等構成一個完全 數(shù)字控制可編程頻率合成器其時鐘輸入端內置一個 6 倍頻器并且具有始終產生共嫩能夠 AD9851 的原理框圖如圖 31 所示 圖 31 AD9851 原理框圖 AD9851芯片的主要性能特點有① 語序最高輸入時鐘 180MHz同時可選擇是否啟用內含的 6 倍頻乘法器② 帶有高性能的十位數(shù)模轉換器③ 內含一個高速比較器④ 具有簡化的控制接口允許串并行異步輸入控制字⑤ 采用 32 位頻率控制字⑥ 內部使用 5 位相位調制字⑦ 允許工作電源范圍 27v525v⑧ 可以工作在掉電方式低功耗 4mW27v⑨ 其自由寄生動態(tài)范圍 SFDR 43dB70MHz 輸出⑩ 采用極小的 28 腳貼片式封裝 AD9851 可用作一個高精度的可編程的數(shù)字頻率合成器和時鐘生成器當參考時鐘源的頻率精度很高時 AD9851 輸出的數(shù)字化的模擬正弦波的頻率和相位都很穩(wěn)定生成的正弦波經濾波后可直接用作頻率源也可通過內部的比較器轉換成方波作時鐘源 由于 AD9851 的核心具有 32bits 的頻率控制字當系統(tǒng)輸入時鐘頻率為180MHz時其輸出頻率分辨率接近 0024HzAD9851還提供 5bits的可編程相位控制字其輸出相位可以以 1125的增益改變可編程啟用 AD9851內部集成的 6倍頻參考時鐘乘法器這樣輸入的時鐘頻率不需要很高且該乘法器具有很小的 SFDR 和相位噪聲 AD9851 芯片引腳分布及功能介紹 AD9851 芯片 引腳分布如圖 32 所示 圖 32 AD9851 引腳分布 AD9851 內含一個 40bits 的積存器用于儲存 32 位控制字 5 位相位調制字以及 6 倍頻參考時鐘乘法器使能和芯片掉電方式控制字 AD9851 的控制數(shù)據(jù)頻率控制字和相位調制字可以以并行或串行異步兩種方式輸入并行輸入時沒次輸入8bits 分 5 次連續(xù)輸入其中頭 8bits 控制輸出相位 6 倍頻器啟動關閉掉電工作方式以及輸入方式余下的 32bits是頻率控制字串行輸入時 40bits串行數(shù)據(jù)通過其一根數(shù)據(jù)線 D7 依次串行輸入表 31 列出了 AD9851 各引腳功能 引腳號 引腳名 功能 4～ 1 28～ 25 D0～ D7 8位數(shù)據(jù)輸入端用來裝入 32 位頻率和 8 位相位控制字 D0 為最低有效位 D8 為最高有效位同時 D7 用作 40 位串行數(shù)據(jù)輸入引腳 5 PGND 6 倍頻參考時鐘乘法器接地端 6 PVCC 6 倍頻參考時鐘乘法器正電源電壓引腳 7 W CLK 字輸入時鐘端上升沿異步裝入并行或串行的頻率相位控制字到 40 位輸入寄存器 8 FQUD 頻率更新端上升沿異步將40 位寄存器的內容 DDS 核心使其工作只有當輸入寄存器中的內容是 允許的有效數(shù)據(jù)時才能發(fā)出一個 FQUD 信號 9 REFCLOCK 參 考 時 鐘 輸 入 端CMOSTTL電平脈沖序列直接或經過 6倍頻乘法器輸入直接輸入方式下其輸入即是系統(tǒng)時鐘如果 6 倍頻乘法器工作則乘法器的輸出是系統(tǒng)時鐘系統(tǒng)時鐘的上升沿有效 1019 AGND 模擬地數(shù)模轉換器和比較器的模擬接地端 1118 AVDD 18腳為數(shù)模轉換器和比較器的模擬電路正電壓端 11腳為參考基準電壓 12 Rset 數(shù)模轉換器外部管腳 Rset 通過一個 392 的小電阻為參考基準電壓 13 VOUTN 負電平輸出端比較器的互補 CMOS邏輯負電平輸出 14