dds信號源設(shè)計數(shù)字系統(tǒng)設(shè)計實踐論文(編輯修改稿)
2025-07-23 09:11 本頁面
【文章內(nèi)容簡介】 于數(shù)表中的數(shù)字波形,經(jīng)D/A轉(zhuǎn)換器和濾波，形成模擬量波形.167。 改變輸出信號的頻率:167。 (1) 改變查表尋址的時鐘頻率, 改變輸出波形的頻率.(2) 改變尋址的步長，改變輸出信號的頻率—DDS。，累加器的值作為查表地址. 正弦波在相位上的精度定義為n，那么分辨相當(dāng)于。用時鐘頻率依次讀取數(shù)字相位圓周上各點，這里的數(shù)字值作為一個地址，讀出相應(yīng)的ROM中的數(shù)值，然后通過DAC重構(gòu)成正弦波。這里多了一個相位累加器，它的作用是在讀取數(shù)字相位圓周上的各點時可以每隔M個點讀一個數(shù)值，M即為本次設(shè)計中的頻率控制字。這樣DAC的輸出頻率應(yīng)該滿足如下的公式：上式中的是DDS的系統(tǒng)工作時鐘，n通常的取值范圍在24~32，相位寄存器的輸出一般在10~16位，若DAC為N位，則ROM的字長也需要選取N位。輸出正弦波的周期，輸出正弦比的頻率：頻率控制字該DDS的最小分辨率 理論計算根據(jù)下面三個設(shè)計要求列出表達(dá)式:2. ROM表長度8位、位寬10位（每周期大于50個點） 根據(jù)這三個公式得出m最小取17位，在實驗中可取m的位數(shù)為20，n的位數(shù)取24位,時鐘頻率fc取10mhz。五、電路與程序設(shè)計 電路的設(shè)計 DDS信號源頂層圖形設(shè)計（1）信號產(chǎn)生部分（2）m轉(zhuǎn)化部分（3）f轉(zhuǎn)化部分（4）m與f切換顯示部分(5)總電路圖 程序的設(shè)計library ieee。use 。use 。use 。entity ddsinput isport(a,b,c,cp,clr:in std_logic。 q1,q2,q3,q4,q5:buffer unsigned(3 downto 0))。end ddsinput。architecture a of ddsinput issignal q:std_logic_vector(2 downto 0)。beginq=camp。bamp。a。process(cp,q,clr)begin if clr=39。139。then
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號-1