數(shù)顯多波形信號源設(shè)計畢業(yè)論文(編輯修改稿)
2025-07-22 15:35 本頁面
【文章內(nèi)容簡介】 的時序圖 圖3－8所示的是MC14553的各個管腳的時序圖。通過它我們可以進(jìn)一步了解芯片功能特性。從而更好的使用?！ D3－8 鎖存、譯碼、驅(qū)動BCD7段集成電路（CD4543B） CD4543B是一種為用于將BCD碼轉(zhuǎn)化為七段碼并且擁有鎖存、譯碼、驅(qū)動而設(shè)計的芯片。起初它主要是為了液晶顯示發(fā)光二極管LCD而設(shè)計的。但是它也有驅(qū)動發(fā)光二極管LED、氖管的能力。它有消隱功能，并且只需單電源供電。當(dāng)在LCD設(shè)備中的使用中在6引腳LCD設(shè)備的地端一定要有方波輸入。而當(dāng)應(yīng)用于LED設(shè)備中時，共陰極在6引腳處只需要有一個邏輯“1”電平輸入。而在共陽極設(shè)備則需要邏輯“0”電平輸入（詳情見真值表）。 CD4543B的管腳及功能CD4543B是采用16腳雙列直插式封裝，管腳的排列以及功能作用見圖3－9所示：圖3－9引腳1：鎖存禁止輸入端，高電平有效。引腳2～5：BCD碼輸出入端。引腳6：段輸出顯示選擇輸入端。引腳7：消隱信號輸入端，低電平有效。引腳9～15：七段碼輸出端口。 CD4543B的邏輯電路圖可以通過邏輯電路圖可以進(jìn)一步的了解CD4543B，它的邏輯電路圖如圖3－10所示： 圖3－10在它圖中也有細(xì)節(jié)電路的內(nèi)部構(gòu)圖如它的鎖存器邏輯電路圖。可以看到它是由傳輸門、非門和與門組成。它是非常典型的是路。 CD4543B真值表 通過真值表我們可以了解各種顯示狀態(tài)和各引腳的輸入和其對應(yīng)的輸出狀態(tài)。CD4543B的真值表如圖3－11所示：圖3－11 二制進(jìn)計數(shù)、分頻、振蕩集成電路（CD4060） CD4060是由振蕩器單元和14位串行二進(jìn)制計數(shù)器組成。振蕩器單元允許RC或者晶振的外部振蕩電路的設(shè)計。復(fù)位輸入端提供了恢愎所有計數(shù)器“0”狀態(tài)的信號。復(fù)位輸入端高電平有效。所有的計數(shù)段都是由主從觸發(fā)器組成。所有的計數(shù)都是通過在CP1（和CP0）端的負(fù)跳變來驅(qū)動計數(shù)段的來進(jìn)行計數(shù)。所有端口都是緩沖輸入輸出。在脈沖輸入端的施密特觸發(fā)器的作用是允許無限制的上升和下降沿的時鐘電路。芯片特性：?！ ? 振蕩特性： 應(yīng)用：計數(shù)控制、計時、分頻、時延 CD4060的管腳及功能CD4060是采用16腳雙列直插式封裝，管腳的排列以及功能見圖3－12所示：圖3－12引腳1～13 ～15：這10個引腳是CD4060的計數(shù)器、分頻輸出端口。引腳11：時鐘信號（計數(shù)）輸入端，當(dāng)為負(fù)跳沿時計數(shù)器動作。引腳10：脈沖輸出端，CP0與CP1的相位相同，引腳9與10的相位相反?！ ∫_12：異步清零端。高電平有效，即該端為高電平時計數(shù)器清零，該端通常應(yīng)處于低電平。電源電壓VDD：＋（3～18）V。輸入電壓：0～VDD。 CD4060的邏輯電路圖通過邏輯電路圖可以進(jìn)一步的了解CD4060，它的邏輯電路圖如圖3－13所示：圖3－13 在圖中我們可以看到它給出了它內(nèi)部觸發(fā)器的具體邏輯電路圖。可以看到它是由傳輸門、非門和與門組成。它是非常典型的電路。 CD4060的功能表 CD4060的功能如表3－14所示： 功 能 表 輸 入 輸 出 CP1 RES Χ H 清除 L 計數(shù) L 保持 表3－14H：高電平。L：低電平。X：高低電平均可。?。合陆笛赜行А！。荷仙赜行?。 CD4060的外接振蕩電路圖3－15是CD4060的通用外部振蕩電路連接圖。它主要是RC振蕩電路和晶體振蕩電路兩種。圖3－15 驅(qū)動、十進(jìn)制計數(shù)集成電路（CD4017BC） CD4017B中有10個譯碼輸出的異步計數(shù)器，即它有10個獨立的輸出端，在計數(shù)脈沖連續(xù)由脈沖輸入端輸入時，這10個輸出端由低向高依次為高電平。到第10個計數(shù)脈沖輸入后，這10個輸出端輸出均為低電平，即計數(shù)器歸零。如果要記錄10個以上的計數(shù)脈沖時，一般可由多個CD4017B組合而成。 CD4017BC的管腳及功能圖CD4017BC是采用16腳雙列直插式封裝，管腳的排列以及功能見圖3－16所示：圖3－16引腳Q1～Q9：這10個引腳是數(shù)據(jù)輸出端。如果從Q9輸出可作十進(jìn)制計數(shù)器；如果從其它輸出可作相應(yīng)的分頻器。引腳12：進(jìn)位輸出端。用來做多片級聯(lián)使用。高電平有效，即通常處于低電平，出現(xiàn)進(jìn)位信號時為高電平。進(jìn)位信號為正脈沖。引腳13：時鐘禁止輸入端。高電平有效，即該端為高電平時時鐘信號無法輸入計數(shù)器，故計數(shù)器保持原來狀態(tài)。引腳14：時鐘（計數(shù)）脈沖輸入端。上升沿有效。引腳15：異步清零端。高電平有效，即為高電平時計數(shù)器清零。該端通常應(yīng)處低電平。電源電壓VDD：＋（3～18）V。 CD4017BC的邏輯電路圖通過邏輯電路圖可以進(jìn)一步的了解CD4017BC，它的邏輯電路圖如圖3－17所示：圖3－17 CD4017BC的時序圖圖3－18所示的是CD4017BC的時序圖，從中可以知輸出狀態(tài)?！ D3－184 設(shè)計方案 設(shè)計任務(wù)在電子制作與維修的過程中，如果有一臺性能良好，功能全面的信號源必將大大提高工作效率。于是本人想到設(shè)計制作一款數(shù)顯多波形信號源，它兼有常見的多種波形的輸出能力，同時又具有某些簡單的測量功能，從而滿足我們一般的學(xué)習(xí)和生活需要；同時它體積較小，便于外出攜帶使用?；谶@一設(shè)想，本信號源將設(shè)計為具有如下的性能指標(biāo)：（1） 可以輸出的波形：方波、三角波和正弦波。由于這三種波形是日常工作和生活中經(jīng)常用到的，因此提供這三種波形已基本滿足一般電子制作與維修的需要。（2）信號源的輸出特性：正弦波幅度為0～+5V，輸出阻抗約為2 KΩ；方波的幅度為0～+5V，輸出阻抗約為1 KΩ；三角波輸出幅度為0～+3V，輸出阻抗約為1 KΩ；三角波幅度為0～+3V，輸出阻抗約為2 KΩ；三種波形均設(shè)計為對稱輸出，波形失真在1%以下。（3）輸出頻率范圍：頻率可調(diào)范圍設(shè)計為1Hz~100KHz，為提高測量和顯示精度，將設(shè)置如下幾個頻率檔：1Hz～10Hz
電大資料相關(guān)推薦
鄂ICP備17016276號-1