畢業(yè)設(shè)計(jì)開(kāi)題報(bào)告—直接數(shù)字生成式信號(hào)源設(shè)計(jì)(編輯修改稿)
2025-02-14 22:23 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 起來(lái)編譯下載，再用嵌入式邏輯分析儀觀察返回的波形是否符合要求。將分頻模塊產(chǎn)生的信號(hào)頻率傳到數(shù)碼管顯示，調(diào)試成功確保工作正常之后，再與硬件系統(tǒng)聯(lián)調(diào)。最后將各模塊組合后進(jìn)行整體測(cè)試，使系統(tǒng)的功能得以實(shí)現(xiàn)。 二、選題依據(jù)闡述該選題的研究意義，分析跟該課題有關(guān)的國(guó)內(nèi)外研究概況和發(fā)展趨勢(shì)。自20世紀(jì)60年代以來(lái)信號(hào)發(fā)生器有了迅速的發(fā)展，出現(xiàn)了函數(shù)發(fā)生器。作為電子系統(tǒng)的重要組成部分，它廣泛地應(yīng)用在電子技術(shù)實(shí)驗(yàn)、自動(dòng)控制系統(tǒng)和其他科研領(lǐng)域。早期的信號(hào)發(fā)生器多采用模擬電子技術(shù)，電路形式有采用運(yùn)放及分離元件構(gòu)成，也有采用單片集成函數(shù)發(fā)生器專用芯片。但采用模擬電路組成的函數(shù)信號(hào)發(fā)生器，一般可靠性較差，頻率輸出精度、穩(wěn)定度低，調(diào)節(jié)不夠精確，設(shè)計(jì)過(guò)程復(fù)雜、困難，功能不易擴(kuò)展，尤其對(duì)任意波信號(hào)產(chǎn)生較為困難，難以滿足科研和高精度實(shí)驗(yàn)的需要?，F(xiàn)代高精度函數(shù)發(fā)生器設(shè)計(jì)采用了EDA技術(shù)，不但大大縮短了開(kāi)發(fā)研制周期，提高了設(shè)計(jì)效率，輸出信號(hào)頻率精度和穩(wěn)定度有很大提升，而目使系統(tǒng)具有結(jié)構(gòu)緊讀、設(shè)計(jì)靈活、實(shí)現(xiàn)簡(jiǎn)單、性能穩(wěn)定的特點(diǎn)。 基于FPGA，在軟件上利用VHDL對(duì)常用信號(hào)進(jìn)行數(shù)學(xué)建模，將一個(gè)周期的信號(hào)（正弦波、三角波）值轉(zhuǎn)化成偏差值，直接合成生成信號(hào)。該方法不但能
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1