【正文】 模轉(zhuǎn)換器外部管腳 Rset 通過(guò)一個(gè) 392 的小電阻為參考基準(zhǔn)電壓 13 VOUTN 負(fù)電平輸出端比較器的互補(bǔ) CMOS邏輯負(fù)電平輸出 14 VOUTP 正電平輸入端比較器的 CMOS 邏輯正電平輸出 15 VINN 負(fù)電平輸入端比較器反向輸入 16 VINP 正電平輸入端比較器正向輸入 17 DACBP 數(shù)模轉(zhuǎn)換器的旁路連接端 20 IOUTB 與 IOUT 端具有相同特性的 DAC 互補(bǔ)輸出端IOUTB IOUTSFDR 最佳時(shí) 21 IOUT 數(shù)模轉(zhuǎn)換器的正輸入端輸出電流粗要轉(zhuǎn)換為電壓一般通過(guò)電阻或轉(zhuǎn)換器與地相接 22 RESET 主復(fù)位端高電平有效可使 DDS 累加器及相位補(bǔ)償寄存器清零上電后要先復(fù)位再寫如程序控制字 23 DVDD 數(shù)字電路的正電平輸入端 24 DGND 數(shù)字地 表 31 AD9851 引腳功能表 AD9851采用先進(jìn)的 CMOS集成技術(shù)當(dāng)其工作在最高時(shí)鐘頻率 180MHz電源電壓為 5v 時(shí)功毫僅為 550mW 當(dāng)電源電壓大于 3v 時(shí)它可在 40℃～ 85℃下正常工作當(dāng)電源電壓低于 3v 時(shí) AD9851 可在 0℃～ 85℃下工作 上電復(fù)位后 AD9851相位累加器的值為 0輸出直流相位偏移寄存豈的值為0 內(nèi)部程序地址指針指向 W0 掉電位清零不掉電工作 6 倍頻器不工作但 40 位輸入寄存豈未被清零同時(shí) AD9851被自動(dòng)置為行輸入模式 40bits控制字通過(guò) 8位數(shù)據(jù)線分 5 次裝入 40 位輸入寄存器其 8bits 5 并行輸入數(shù)據(jù)控制字功能表如表 32所示 數(shù)據(jù)位 W0 W1 W2 W3 W4 D7 Phaseb4 MSB Freqb31 MSB Phaseb23 Phaseb15 Phaseb8 D6 Phaseb3 Phaseb30 Phaseb22 Phaseb14 Phaseb6 D5 Phaseb2 Phaseb29 Phaseb21 Phaseb13 Phaseb5 D4 Phaseb1 Phaseb28 Phaseb20 Phaseb12 Phaseb4 D3 Phaseb0 LSB Phaseb27 Phaseb19 Phaseb11 Phaseb3 D2 PowerDown Phaseb26 Phaseb18 Phaseb10 Phaseb2 D1 Logic 0 Phaseb25 Phaseb17 Phaseb9 Phaseb1 D0 6TEFCLOCK Multiplier Enable Phaseb24 Phaseb16 Phaseb8 Phaseb0 LSB 表 32 并行輸入方式 其中 W0 中的 D3～ D7 為相位調(diào)制字 D2 為掉電方式控制字 D2 0 為非掉電方式D2 1 為掉電方式 D1 在并行方式下始終為 0D0 為 6 倍頻器使能位 D0 06 倍頻不工作 D0 1啟用 6倍 頻器 W1～ W4為輸入頻率控制字控制字輸入受電平信號(hào)控制 W CLK端每來(lái)一個(gè)上升沿就并行輸入一次 8bits 數(shù)據(jù)輸入數(shù)據(jù)的順序依次為W0W1W2W3W4W CLK 端來(lái) 5 個(gè)上升沿 8bits 5 次數(shù)據(jù)輸入完后 40bit 輸入寄存器滿這時(shí)在端來(lái)一個(gè)上升沿即可啟動(dòng) DDS 核心工作產(chǎn)生所設(shè)置的頻率信號(hào)同時(shí) AD9851 內(nèi)部程序地址指針又回到 W0 串行輸入控制字功能表如表 33 所示 W0 Freqb0 LSB W10 Freqb10 W20 Freqb20 W30 Freqb30 W1 Freqb1 W11 Freqb11 W21 Freqb21 W31 Freqb31 W2 Freqb2 W12 Freqb12 W22 Freqb22 W32 Freqb32 W3 Freqb3 W13 Freqb13 W23 Freqb23 W33 Freqb33 W4 Freqb4 W14 Freqb14 W24 Freqb24 W34 Freqb34 W5 Freqb5 W15 Freqb15 W25 Freqb25 W35 Freqb35 W6 Freqb6 W16 Freqb16 W26 Freqb26 W36 Freqb36 W7 Freqb7 W17 Freqb17 W27 Freqb27 W37 Freqb37 W8 Freqb8 W18 Freqb18 W28 Freqb28 W38 Freqb38 W9 Freqb9 W19 Freqb19 W29 Freqb29 W39 Freqb39 表 33 串行輸入方式 當(dāng)以串行異步方式輸入控制字時(shí)一般可先復(fù)位再以并行方式輸入第一個(gè)控制字 W0 XXXXX011 然后在端輸入一個(gè)上升沿信號(hào)即可將 AD9851 設(shè)置為串行輸入模式這時(shí)可以以串行方式立即輸入 40bits 控制字 AD9851 40bits 串行輸入控制字功能如表 33 所示在串行輸入模式下 40 個(gè)連續(xù)的上升沿將 40bits 數(shù)據(jù)通過(guò)AD9851 的 25腳 D7 按照的順序依次送入 40 位輸入寄存器產(chǎn)生一個(gè)所設(shè)置的頻率信號(hào)輸出 在這里給出了單片機(jī)控制下的直接數(shù)字合成模塊并行輸入方式的設(shè)計(jì)電路圖 33 所示 圖 33 AD9851 及濾波器電路 選用一個(gè) 20MHz 高穩(wěn)定有源晶振既保證輸出頻 率穩(wěn)定減小高頻輻射又提高了系統(tǒng)的電磁兼容能力控制電路初始化 AD9851時(shí)鐘信號(hào)為 120MHzDDFS在脈沖展寬信號(hào)的激勵(lì)下產(chǎn)生線性調(diào)頻信號(hào)然后經(jīng)過(guò)濾波器濾除帶外的雜散和諧波分量得到比較純凈的正弦信號(hào) 下面分析 AD9851 實(shí)現(xiàn)準(zhǔn)確頻偏調(diào)頻的計(jì)算過(guò)程 AD9851 有源晶振頻率為 20MHz 內(nèi)部 6 倍頻即工作頻率 120MHz 頻率控制字FSW 為 32 位則 1Hz 頻偏控制字Δ FSW 為 357913 31 10kHz 時(shí)的頻偏控制字即 Δ FSW 10000 35． 7913 10000＝ 357913 32 10 位 ADC 采樣調(diào)頻則量化峰值＝ 512 對(duì)應(yīng)最大頻偏 10kHz 則 每單位量化值的頻偏控制字為 357913512699 33 則實(shí)時(shí)頻偏控制字 Δ FSW＝頻率控制字的改變值＝ ADC 采樣值－直流電平 699 34 32 單片機(jī)控制電路設(shè)計(jì) AT89S51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器 PEROM 的低電壓高性能 CMOS8位微處理器俗稱單片機(jī)該器件采用 ATMEL高密度非易失存儲(chǔ)器制造技術(shù)制造與 工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容由于將多功能 8 位 CPU 和閃爍存儲(chǔ)器組合在單個(gè)芯片中 ATMEL的 AT89S51是一種高效微控制器為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案主要特性 5 個(gè)中斷源 焊接使用的烙鐵必須良好接地沒有漏電 不要用手隨意去摸外引線電路板上的電路及金屬框 兩個(gè) 16 位定時(shí)器計(jì)數(shù)器 與 MCS51 兼容 全靜態(tài)工作 0Hz24Hz 操作用的電動(dòng)改錐等工具必須良好地接地沒有漏電 片內(nèi)振蕩 器和時(shí)鐘電路 VCC 供電電壓 GND 接地 P0 口 P0 口為一個(gè) 8 位漏級(jí)開路雙向 IO 口每腳可吸收 8TTL 門電流當(dāng) P1 口的管腳第一次寫 1 時(shí)被定義為高阻輸入 P0 能夠用于外部程序數(shù)據(jù)存儲(chǔ)器它可以被定義為數(shù)據(jù)地址的第八位在 FIASH編程時(shí) P0 口作為原碼輸入口當(dāng) FIASH進(jìn)行校驗(yàn)時(shí) P0 輸出原碼此時(shí) P0 外部必須被拉高 P1 口 P1 口是一個(gè)內(nèi)部提供上拉電阻的 8 位雙向 IO口 P1 口緩沖器能接收輸出4TTL 門電流 P1 口管腳寫入 1 后被內(nèi)部上拉為高可用作輸入 P1 口被外部下拉為低電平時(shí) 將輸出電流這是由于內(nèi)部上拉的緣故在 FLASH 編程和校驗(yàn)時(shí) P1 口作為第八位地址接收 P2 口 P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 IO 口 P2 口緩沖器可接收輸出 4 個(gè)TTL 門電流當(dāng) P2 口被寫 1 時(shí)其管腳被內(nèi)部上拉電阻拉高且作為輸入并因此作為輸入時(shí) P2口的管腳被外部拉低將輸出電流這是由于內(nèi)部上拉的緣故 P2口當(dāng)用于外部程序存儲(chǔ)器或 16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí) P2口輸出地址的高八位在給出地址 1 時(shí)它利用內(nèi)部上拉優(yōu)勢(shì)當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)P2口輸出其特殊功能寄存器的內(nèi)容 P2口在 FLASH編程和校驗(yàn)時(shí)接收高 八位地址信號(hào)和控制信號(hào) P3 口 P3 口管腳是 8 個(gè)帶內(nèi)部上拉電阻的雙向 IO 口可接收輸出 4 個(gè) TTL 門電流當(dāng) P3 口寫入 1 后它們被內(nèi)部上拉為高電平并用作輸入作為輸入由于外部下拉為低電平 P3 口將輸出電流 ILL 這是由于上拉的緣故