基于fpga與鎖相環(huán)技術(shù)結(jié)合的可控信號源設(shè)計開題報告(完整版)
【正文】 。A計數(shù)器和鎖定檢測等部分。 直接頻率合成技術(shù)(DS) 直接頻率合成技術(shù)，就是用是用硬件對高穩(wěn)定的一個或幾個基準頻率進行加、減、乘和除的運算，從而產(chǎn)生所需要的頻率信號源，并通過窄帶濾波器選出。 鎖相環(huán)頻率合成技術(shù)信號源輸出Fin后接一R計數(shù)器輸出Fi在經(jīng)過鑒相器通過一N計數(shù)器，鑒相器另一輸出端接一低通濾波器后在與壓控振蕩器連接，壓控振蕩器輸出端與N計數(shù)器輸出端進行合成Fo。時鐘信號負載大,需通過緩沖器來提高其驅(qū)動能力。 (1)時鐘發(fā)生器/頻率綜合器。 (2)功耗小、可靠性高、工作穩(wěn)定、環(huán)路帶寬和中心頻率編程可調(diào), 易于構(gòu)建高階鎖相環(huán),不需A／D及D／A轉(zhuǎn)換。根據(jù)要求不同一般應(yīng)用在鎖相接收機、載波提取、恢復(fù)基帶時鐘信號、調(diào)角信號解調(diào)。模擬鎖相環(huán)優(yōu)點多，但也有其缺點: 無源部分( 電感,電容)未能隨工藝成比例減小。而在當今計算機，測量技術(shù)，通信技術(shù)和石英鐘表制作技術(shù)領(lǐng)域，經(jīng)常需要精確度高，頻率穩(wěn)定度高且方便可調(diào)的可控信號源，為滿足此種需要，本設(shè)計利用FPGA與單片機的各自優(yōu)勢，利用鎖相環(huán)頻率合成器來控制壓控振蕩器，從而可以產(chǎn)生高精確，高穩(wěn)定度，頻率可調(diào)的多頻率點，也是使得該課題成為可能。 畢業(yè)設(shè)計(論文)開題報告題 目： 基于FPGA與鎖相環(huán)技術(shù)結(jié)合的可控信號源設(shè)計 系： 電氣信息學(xué)院 專 業(yè)： 電子信息工程 學(xué)生姓名： 學(xué) 號： 200901030116 指導(dǎo)教師： 2013年4月22日 開題報告填寫要求1．開題報告（含“文獻綜述”）作為畢業(yè)設(shè)計（論文）答辯委員會對學(xué)生答辯資格審查的依據(jù)材料之一。利來用鎖2 鎖相環(huán)技術(shù) 鎖相環(huán)技術(shù)始于De Bellescize在1932年提出同步檢波理論,首次公開發(fā)表了對鎖相環(huán)的描述，實現(xiàn)同步檢波。工藝發(fā)展使電源電壓降低,電壓設(shè)計范圍下降, 增大了設(shè)計難度。在通信中調(diào)制解調(diào)自動頻率微調(diào)。 (3)ADPLL的相位噪聲可做的更好,DCO的分解精度,相位噪聲和TDC的分解精度主要決定了PLL的相位噪聲特性。鎖相環(huán)鎖定后,輸出時鐘頻率是輸入時鐘頻率的N倍,也就是說,鎖相環(huán)可以從低頻輸入時鐘產(chǎn)生高頻輸出時鐘。芯片內(nèi)部有連線延遲,為了抑制時滯、提高系統(tǒng)的穩(wěn)定性,可以采用鎖相環(huán)來校準時鐘。鎖相環(huán)它最早用于電視機的掃描同步電路，以減少噪聲對同步的影響，從而使電視的同步性能得到重大改進。這是最先出現(xiàn)的一種合成器類型的頻率信號源。其中，10bit247。N的取值范圍為3～1023，A的取值范圍為0～63。因此，高質(zhì)量，高精確度，高頻率穩(wěn)定度可控信號源任然是現(xiàn)在所需要滿足的，本課題的研究在此方面具有一定的意義。針對在實際中一些理論性強，難度大的知識點，不能完全領(lǐng)會的需要認真學(xué)習(xí)，勤奮好學(xué)，虛心求教。在有些場合，專用DDS 芯片在控制方式、轉(zhuǎn)化速度等方面往往與系統(tǒng)的要求差距很大，這時可用EDA（電子設(shè)計自動化） 技術(shù)按照自己的需要來設(shè)計基于DDS 的ASIC。在此基礎(chǔ)上設(shè)計電路原理圖，制作電路板，進行電路調(diào)試及測試數(shù)據(jù)分析，實現(xiàn)了頻率合成的功能，在現(xiàn)代各種應(yīng)用場合中其前景依然十分可觀。 軟件設(shè)計. ；
高考資料相關(guān)推薦
鄂ICP備17016276號-1