【正文】 DDS 簡介 3 直接數(shù)字頻率合成的技術(shù)指標(biāo) 6 DDS 的缺點 10 第 3 章 硬件電路設(shè)計 25 AD9854 電源電路 39 致 謝 40 附 錄 41 I 基于 DDS 的多波形發(fā)生器的研究與設(shè)計 摘要 ： DDS 器件采用了高速數(shù)字電路和高速 D/A 轉(zhuǎn)換技術(shù)，具備了頻率轉(zhuǎn)換時間短、相對帶寬寬、頻率分辨率高、相位輸出連續(xù)以及相位可快速切換等優(yōu)點，可以實現(xiàn)對信號的全數(shù)字式調(diào)試。 AD9854。AD 公司生產(chǎn)的 AD985 AD985 AD9858 等都是典型代表，它們功能強(qiáng)大且性能穩(wěn)定，其系統(tǒng)時鐘頻率從 30MHz到 1GHz不等，在芯片內(nèi)部還做了抑制雜散的處理，它們不僅能產(chǎn)生傳統(tǒng)的三角波、方波、鋸齒波，而且還可以產(chǎn)生任意波形，因此很適合做各種調(diào)制方式分析。 直接數(shù)字頻率合成的技術(shù)指標(biāo) 直接數(shù)字 頻率 合成（ DDS） 是將先進(jìn)的數(shù)字處 理理論與方法引入頻率合成的一項新技術(shù)， DDS 把一系列數(shù)字量形式的信號通過數(shù) /模轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號 。也可 用相對帶寬來衡量： 相對帶 寬 =2（ f max－ f min） /（ f max +f min） △ f：相鄰兩個輸出頻率之間的間隔，也稱為輸出 間隔 頻率 ，或頻率基于 DDS的多波形發(fā)生器研究與設(shè)計 4 步進(jìn)值 。 DDS 的基本結(jié)構(gòu)如圖 所示 。 這樣 ， 相位累加器在時鐘 fc 的作用下 ， 進(jìn)行相位累加 ， 當(dāng) 累加器累加 到 滿量時就會產(chǎn)生一次溢出 ， 從而完成總個周期的動作 。從理 論上來說，輸出波 存儲器 能夠 存儲 所有的周期性 任意 輸出 波形， 在實際使用中 ， 正弦波 的產(chǎn)生 是最普遍的 ， 其中其用途也是最廣泛的 。波形數(shù)據(jù)存儲器將查找出的波形數(shù)據(jù)輸出到 D/A 轉(zhuǎn)換器進(jìn)行數(shù)模轉(zhuǎn)換后獲得模擬信號。 (2) 頻率 的 分辨率高 波形 ROM 地址 址 數(shù) 據(jù) 相位量化序列 正弦幅度量化序 列 N 位 D 位 基于 DDS的多波形發(fā)生器研究與設(shè)計 7 若時鐘 fc 頻率不變， 則 DDS 頻率 的 分辨率 通過由相位累加器 位數(shù) N 來 決定。 它的主要來 源 分為三個部分， 累加器 的 相位舍入誤差 所導(dǎo)致 的 雜散 ；幅值 量化誤差 所 造成的雜散以及 DAC 不是很 理想 所導(dǎo)致 的 雜散 。 則其 截斷后 的 高 A 位所 輸出 來 的相位 變化 序列 p? (n)為： p? (n)= BNB nKnKnn 2m o d2m o d)2m o d)(()( ????? （ 23） 則 正弦序列 p? （ n）為： )(22)( nnpNp ?? ?? （ 24） 因為 相位截斷 所產(chǎn)生的 相位誤差 值 序列 ep（ n）為： ep（ n） = ??)(n p? BnKn 2mod)( ? （ 25） 由式（ 25）可知當(dāng) K= Bm2 （ m為整數(shù)） 時 誤差量 值為 ep（ n） =0，當(dāng) K? Bm2時其 誤差 值也就 不為 0。實際上 的要求是 強(qiáng)制 K 當(dāng)作 奇數(shù)，即能 夠 保證其與 2N 的互質(zhì)，這些 雜散 的改善 方法是 Nicholas 算法對 DDS 雜 散 進(jìn)行 了深入理論分析 的結(jié)果。 3 種 不同的 工作模式 可 分為 1種正常 的 工 作模式 以及 2 種 可軟件 選擇 的節(jié)電模式， 軟件選擇 的 節(jié)電 模式時，STC89C52 的 CPU 停止工作。 當(dāng) 對端口 中 寫入 1時， 可 通過 其內(nèi)部所擁有的 上拉電阻把端口 提升到 高電位 值 ，這時 可 當(dāng) 輸入口使用 。同 樣，輸入時引腳數(shù)據(jù)通過三態(tài)緩沖器在讀引腳選通控制下進(jìn)入內(nèi)部總線。即使不訪問外部存儲器， ALE 端仍以振蕩器振蕩頻率的 1/6固定速率輸出脈沖信號，此時可用它作為對外輸出的時鐘或定時 的 脈沖。 如使用CPU 片內(nèi)的程序 儲存 器單元時， EA端必須接高電平，此時， CPU 能根據(jù)程 序地址值，自動對內(nèi)、外部 的 程序 儲存 器內(nèi)的程序進(jìn)行讀取。其中生產(chǎn)的 DDS 產(chǎn)品有三大系列，分別是 983X 系列、 985X 系列和995X，下表是常見的 DDS 控制器的 特點。 正弦 波輸出信號可經(jīng)由內(nèi)部自帶的 比較器 轉(zhuǎn)換 為方波 信號 輸出 并把它作為鐘發(fā)生器 輸出 ?；据敵?正弦波的輸出頻率 的 范圍 是 0至系統(tǒng)時鐘的頻率值的中值 。線性掃頻和斜率形成可以很容易的自動完成，不過這都是許多設(shè)置中的一項。 Chirp模式是在指定的頻率范圍和頻率精度上，頻率可以是線性 的 或非線性 的 輸出，而且 其 掃頻 的 方向可控 制 。實現(xiàn)過程為 :先將載波頻率送頻率控制寄存器 1，然后將相位控制字送至相位控制寄存器 1和 2，再將 BPSK 的調(diào)制數(shù)據(jù)加載到 BPSK 端口，最后使能更新。并口 I/O 操作允許在一次 I/O 操作中以 100M 的時鐘速率完成對任意一個寄存器進(jìn)行寫操作 ，但不能保證在同樣的時鐘速率下完成對寄存器的讀操作。與有源濾 的 波器相比 教 ，無源 的 濾波器 有著其自身的優(yōu)勢 ，無源 橢圓 的 濾波器 它 的通帶逼近特性良好。如圖 為其連接電路圖： 圖 幅度控制 電路 方波的產(chǎn)生可以用經(jīng)過無源濾波器產(chǎn)生的正弦波 信號 通過 AD9854 的內(nèi)部比較器比較后輸出即可。接著是開 定時器中斷、外部觸發(fā)中斷、串行中斷等。 STC89C52 將所需信號的數(shù)據(jù)、控制 字 命 令計算出來，傳送至 AD9854，經(jīng)過信號處理 輸出 最終信號 波形 。本次設(shè)計采用 的是由 LM324 所構(gòu)成的積分電路來實現(xiàn) 方波與三角波的轉(zhuǎn)換 。其濾波電路 及其幅頻特性曲線 如下圖 所示： 基于 DDS的多波形發(fā)生器研究與設(shè)計 28 圖 無源濾波電路 及其幅頻特性曲線 信 號的放大電路 用運(yùn)算 放大器 OP07A 組成。 該串口 可以與大 多數(shù)同 步傳輸 方式兼 容，支持Motorola6905/11SPI 和 Intel8051SSR 協(xié)議。 表 AD9854 并行寄存器 并行地址 寄存器 的 功能 默認(rèn)值 0x00 0x01 相位 的 寄存器 113:8(15,14 位無效 ) 相位 的 寄存器 17:0 0x00 0x00 0x02 0x03 相位 的 寄存器 213:8(15,14 位無效 ) 相位 的 寄存器 27:0 0x00 0x00 0x04 0x05 0x06 頻率 的 轉(zhuǎn)換字 147:40 頻率 的 轉(zhuǎn)換字 139:32 頻率 的 轉(zhuǎn)換字 131:24 0x00 0x00 0x00 基于 DDS的多波形發(fā)生器研究與設(shè)計 24 0x07 0x08 0x09 頻率 的 轉(zhuǎn)換字 123:16 頻率 的 轉(zhuǎn)換字 115:8 頻率 的 轉(zhuǎn)換字 17:0 0x00 0x00 0x00 0x0A 0x0B 0x0C 0x0D 0x0E 0x0F 頻率 的 轉(zhuǎn)換字 247:40 頻率 的 轉(zhuǎn)換字 239:32 頻率 的 轉(zhuǎn)換字 231:24 頻率 的 轉(zhuǎn)換字 223:16 頻率 的 轉(zhuǎn)換字 215:8 頻率 的 轉(zhuǎn)換字 27:0 0x00 0x00 0x00 0x00 0x00 0x00 0x10 0x11 0x12 0x13 0x14 0x15 三角頻率 控制 字 47:40 三角頻率 控制 字 39:32 三角頻率 控制 字 31:24 三角頻率 控制 字 23:16 三角頻率 控制 字 15:8 三角頻率 控制 字 7:0 0x00 0x00 0x00 0x00 0x00 0x00 0x16 0x17 0x18 0x19 時鐘 更新 計數(shù)器 31:24 時鐘 更新 計數(shù)器 23:16 時鐘 更新 計數(shù)器 15:8 時鐘 更新 計數(shù)器 7:0 0x00 0x00 0x00 0x40 0x1A 0x1B 0x1C 邊沿速度 計數(shù)器 19:16(2 2 2 20不起作用 ) 邊沿速 度 計數(shù)器 15:8 邊沿速 度 計數(shù)器 7:0 0x00 0x00 0x00 0x1D 0x1E 0x1F 0x20 節(jié)電控制 時鐘倍頻控制器 DDS 模式 的 控制 以及 累加器 的 清零控制 傳輸模式、 OSK 控制 0x00 0x64 0x20 0x20 0x21 0x22 幅度 輸出 乘法器 I11:8(1 1 1 12不起作用 ) 幅度 輸出 乘法器 I7:0 0x00 0x00 0x23 0x24 幅度 輸出 乘法器 Q11:8(1 1 1 12不起作用 ) 幅度 輸出 乘法器 Q7:0 0x00 0x00 0x25 邊沿 輸出 變化率 的 控制器 7:0 0x80 0x26 QDAC,Q 通道 的 D/A 輸入 11:8 0x00 基于 DDS的多波形發(fā)生器研究與設(shè)計 25 0x27 QDAC、 Q通道 的 D/A 輸入 7:0 0x00 通過 并行總線 的方式把 數(shù)據(jù)寫入 到 程序 的控制 寄存器 中 ， 事實 上只是 把其 暫 時存在 I/O 的 緩沖區(qū)中，只有 當(dāng)其 提供更新信號 的 時 侯 ，這些 地址中的 數(shù)據(jù)才會 被 更新到程序 的 寄存器。首先 設(shè)置頻率 的 控制字 F1， 再 設(shè)置頻率 的 變化步進(jìn) 值 OF 與 每一步 的 持續(xù)時間 值 △ T，最后 面 使能更新 并輸出 脈沖調(diào)頻 的信號 。 基于 DDS的多波形發(fā)生器研究與設(shè)計 23 斜率 FSK 通過同緩慢的、用戶定義變化率的實時頻率來改善傳統(tǒng) FSK 對帶寬的限制。 29 腳為邏輯低電平時選擇 F1（頻率控制字1，并行地址為 04H 到 09H）， 29 腳為邏輯高電平時選擇 F2（頻率控制字 2，并行 地址為 0AH 到 0FH）。 圖 AD9854 引腳圖 圖中各個管腳的功能如下表： 引腳號 管腳名稱 功能描述 1 to 8 D7~D0 8 位雙向并行 的 編程數(shù)據(jù)輸入，只用于并行 的 編程方式 9， 10， 23， 24， 25， 73， DVDD 連接數(shù)字電路電源輸入，正常情況下相對于模擬地和數(shù)字地的正向電位是 基于 DDS的多波形發(fā)生器研究與設(shè)計 20 74， 79， 80 11， 12， 26， 27， 28， 72， 75， 76， 77， 78 DGND 數(shù)字地 13， 35， 57， 58， 63 NC 浮空 14 to 19 A5~A0 6位可編程 的 寄存器并行地址線 17 A2/IO 在非正常 編程 的協(xié)議下，對無響應(yīng)值 串行 的 總線復(fù)位 18 A1/SD0 用于單向傳輸數(shù)據(jù) 19 A0/SDIO 雙向傳輸數(shù)據(jù) 20 I/O UDCLK 寄存器控制選擇端 21 WRB/SCLK 編程存儲器 22 RDB/CSB 數(shù)據(jù)讀寫端 29 FSK/BPSK/ HOLD FSK 與 BPSK 的輸出選擇口 30 SHARPED KEYING 跳變模式選擇端 31， 32， 37， 38， 44， 50， 54， 60， 65， AVDD 模擬電源 33， 34， 39， 40， 41， 45， AGND 模擬地 基于 DDS的多波形發(fā)生器研究與設(shè)計