【文章內(nèi)容簡介】 architecture behav of PL_ASK2 issignal q:integer range 0 to 11。 計數(shù)器signal xx:std_logic。 寄存x信號signal m:integer range 0 to 5。 計xx的脈沖數(shù)beginprocess(clk) 對系統(tǒng)時鐘進行q分頻beginif clk39。event and clk=39。139。 then xx=x。 clk上升沿時，把x信號賦給中間信號xx if start=39。039。 then q=0。 if語句完成q的循環(huán)計數(shù) elsif q=11 then q=0。 else q=q+1。 end if。end if。end process。process(xx,q) 此進程完成ASK解調(diào)begin if q=11 then m=0。 m計數(shù)器清零elsif q=10 then if m=3 then y=39。039。 if語句通過對m大小，來判決y輸出的電平 else y=39。139。end if。elsif xx39。event and xx=39。139。then m=m+1。 計xx信號的脈沖個數(shù)end if。end process。end behave。 二進制移頻鍵控（2FSK）系統(tǒng) 2FSK系統(tǒng)的原理頻移鍵控是利用載波的頻率變化來傳遞數(shù)字信息。在2FSK中，載波的頻率隨著二進制基帶信號在兩個頻率不同的載波頻率點變化。2FSK信號的產(chǎn)生方法主要有兩種。一種可以采用模擬調(diào)頻電路來實現(xiàn)；另一種可以采用鍵控法來實現(xiàn)，即在二進制基帶矩形脈沖序列的控制下通過開關電路對兩個不同的獨立頻率源進行選通，使其在每一個碼元時間內(nèi)輸出兩個載波之一，如圖47所示。這兩種方法產(chǎn)生2FSK信號的差異在于：由調(diào)頻法產(chǎn)生的2FSK信號在相鄰碼元之間的相位是連續(xù)變化的。（這是一類特殊的FSK，稱為連續(xù)相位FSK（ContinuousPhase FSK,CPFSK）而鍵控法產(chǎn)生的2FSK信號，是由電子開關在兩個獨立的頻率源之間轉換形成，故相鄰碼元之間的相位不一定連續(xù)。圖47 所示 鍵控法產(chǎn)生2FSK信號的原理圖Figure 47 shows keying signal generated schematic 2FSK 基于VHDL硬件描述語言的FSK頻率鍵控法調(diào)制程序設計1 FSK調(diào)制的建模方框圖及電路符號FSK調(diào)制方框圖如圖48所示， FSK調(diào)制電路的VHDL建模符號如圖49所示。有了ASK調(diào)制的建模方法基礎，再根據(jù)FSK調(diào)制原理，對FSK信號產(chǎn)生的建模框圖就容易理解了。FSK調(diào)制的核心部分包括分頻器、二選一選通開關等。圖48中的兩個分頻器分別產(chǎn)生兩路數(shù)字載波信號；二選一選通開關的作用是：以基帶信號作為控制信號，當基帶信號為“0”，選通載波f1；當基帶信號為“1”時，選通載波f2。從選通開關輸出的信號就是數(shù)字FSK信號。 圖48 Fsk調(diào)制方框圖Figure 48 Fsk modulation block diagram圖49 Fsk調(diào)制電路的VHDL建模符號Figure 49 Fsk modulation circuit VHDL model symbols2. FSK調(diào)制VHDL程序及仿真文件名：PL_FSK功能：基于VHDL硬件描述語言，對基帶信號進行FSK調(diào)制library ieee。use 。use 。use 。entity PL_FSK isport(clk :in std_logic。 系統(tǒng)時鐘start :in std_logic。 開始調(diào)制信號 x :in std_logic。 基帶信號 y :out std_logic)。 調(diào)制信號end PL_FSK。architecture behav of PL_FSK issignal q1:integer range 0 to 11。 載波信號f1的分頻計數(shù)器signal q2:integer range 0 to 3。 載波信號f2的分頻計數(shù)器signal f1,f2:std_logic。 載波信號f1，f2beginprocess(clk) 此進程通過對系統(tǒng)時鐘clk的分頻，得到載波f1beginif clk39。event and clk=39。139。 then if start=39。039。 then q1=0。 elsif q1=5 then f1=39。139。q1=q1+1。 改變q1后面的數(shù)字可以改變，載波f1的占空比 elsif q1=11 then f1=39。039。q1=0。 改變q1后面的數(shù)字可以改變，載波f1的頻率 else f1=39。039。q1=q1+1。end if。end if。end process。process(clk) 此進程通過對系統(tǒng)時鐘clk的分頻，得到載波f2beginif clk39。event and clk=39。139。 then if start=39。039。 then q2=0。 elsif q2=0 then f2=39。139。q2=q2+1。 改變q2后面的數(shù)字可以改變，載波f2的占空比elsif q2=1 then f2=39。039。q2=0。 改變q2后面的數(shù)字可以改變，載波f2的頻率 else f2=39。039。q2=q2+1。 end if。end if。end process。process(clk,x) 此進程完成對基帶信號的FSK調(diào)制beginif clk39。event and clk=39。139。 then if clk39。event and clk=39。139。 then if x=39。039。 then y=f1。 當輸入的基帶信號x=‘0’時，輸出的調(diào)制信號y為f1 else y=f2。 當輸入的基帶信號x=‘1’時，輸出的調(diào)制信號y為f2 end if。end if。end process。end behav。2FSK信號的常用解調(diào)方法是采用如圖410非相干解調(diào)（包絡檢波）和圖411相干解調(diào)。其解調(diào)原理是將2FSK信號分解為上下兩路2ASK信號分別進行解調(diào)，然后進行判決（decision）。這里的抽樣判決時直接比較兩路信號抽樣值的大小，可以不專門設置門限。判決準則應與調(diào)制規(guī)則相呼應，調(diào)制時若是規(guī)定“1”符號對應載波頻率f1，則接收時上支路的樣值較大，應判為“1”；反之則判為“0”。圖410 所示 非相干解調(diào)Figure 410 Noncoherent demodulation抽樣判決器的判決準則為 圖411 相干解調(diào)Figure 411 Demodulation 基于VHDL硬件描述語言的FSK頻率鍵控法解調(diào)程序設計1 FSK解調(diào)的建模原理FSK解調(diào)方框圖如圖412所示， FSK解調(diào)電路的VHDL建模符號如圖413所示。該模型的ASK的解調(diào)模型類似。其核心部分由分頻器、寄存器、計數(shù)器和判決器組成。圖412中的分頻器的分頻系數(shù)取值對應圖48中的分頻器1和分頻器2中的較小的分頻系數(shù)值。也就是說FSK解調(diào)器的分頻器輸出為較高的那個載波信號。由于f1和f2的周期不同，若設f1=2f2,且基帶信號電平“1”，對應f1。基帶信號電平“0”對應載波f2，則圖中計數(shù)器以f1為時鐘信號，上升沿計數(shù)，基帶信號“1”碼元對應的計數(shù)個數(shù)為1/f1，基帶信號“0”碼元對應的計數(shù)個數(shù)為1/f2。計數(shù)器根據(jù)兩種不同的計數(shù)情況，對應輸出“0”和“1”兩種電平。判決器以f1為時鐘信號，對計數(shù)器輸出信號進行抽樣判決，并輸出基帶信號。說明：圖中沒有包含模擬電路部分，調(diào)制信號為數(shù)字信號形式。 圖412 Fsk解調(diào)方框圖Figure 412 Fsk Demodulator block diagram圖413 Fsk解調(diào)的VHDL建模符號Figure 413 Fsk demodulation of VHDL modeling notation2 FSK解調(diào)VHDL程序及注釋文件名：PL_FSK2功能：基于VHDL硬件描述語言，對FSK調(diào)制信號進行解調(diào)library ieee。use 。use 。use 。entity PL_FSK2 isport(clk :in std_logic。 系統(tǒng)時鐘 start :in std_logic。 同步信號 x :in std_logic。 調(diào)制信號 y :out std_logic)。 基帶信號end PL_FSK2。architecture behav of PL_FSK2 isarchitecture behav of PL_FSK2 issignal q:integer range 0 to 11。 分頻計數(shù)器signal xx:std_logic。 寄存器 signal m:integer range 0 to 5。 計數(shù)器beginprocess(clk) 對系統(tǒng)時鐘進行q分頻beginif clk39。event and clk=39。139。 then xx=x。 在clk信上升沿時，x信號對中間信號xx賦值 if start=39。039。 then q=0。 if語句完成Q的循環(huán)計數(shù) elsif q=11 then q=0。 else q=q+1。 end if。end if。end process。process(xx,q) 此進程完成FSK解調(diào)begin if q=11 then m=0。 m計數(shù)器清零elsif q=10 then if m=3 then y=39。039。 if語句通過對m大小，來判決y輸出的電平 else y=39。139。end if。elsif xx39。event and xx=39。139。then m=m+1。 計xx信號的脈沖個數(shù)end if。end process。end behav。 二進制移相鍵控（2PSK）系統(tǒng) 2PSK系統(tǒng)的原理相移鍵控是利用載波的相位變化來傳遞數(shù)字信息，而振幅和頻率保持不變。在2PSK中，通常用初始相位0和π分別表示二進制“1”和“0”。由于表示信號的兩種碼元的波形相同，極性相反，故2PSK信號一般可以表述為一個雙極性（bipolarity）全占空（100% duty ratio）矩形脈沖序列與一個正弦載波的相乘，這和2ASK及2FSK的基帶信號波形是不同的，后面兩者要求是單極性的，而2PSK的基帶信號要求是雙極性的，這樣在系統(tǒng)中不用再進行信號極性變換?！?】 圖414（a）所示 2PSK模擬相乘調(diào)制法Figure 414 (a) 2PSK multiplying the modulation simulation2PSK信號的調(diào)制原理框圖如圖414所示，與2ASK信號的產(chǎn)生方法相比較，只是對基帶信號的要求不同，在2ASK中是單極性的，而在2PSK中要求是雙極性的，其它完全相同。圖414(b) 所示 2PSK數(shù)字鍵控調(diào)制法Figure 414 (b) 2PSK digital keying modulation2PSK信號的解調(diào)通常采用相干解調(diào)法。在相干解調(diào)中，如何得到與接收的2PSK信號同頻同相的相干載波是個關鍵問題，這一問題可通過同步設計來解決。圖315是其相干解調(diào)原理框圖。 圖415所示 2PSK相干解調(diào)法Figure 415 2PSK coherent demodulation數(shù)字調(diào)相（相位鍵控PSK）常分為：絕對調(diào)相，記為 CPSK；相對調(diào)相，記為 DPSK。對于二進制的絕對調(diào)相記為2CPSK，相對調(diào)相記為2DPSK。 二進制差分相位鍵控（2DPSK）系統(tǒng)由于2PSK信號的載波恢復過程中存在著180度的相位模糊（phase ambiguity）,即恢復的本地載波與所需的相干載波可能相同，也可能反相，這種相位關系的不確定性將會造成解調(diào)出的數(shù)字基帶信號與發(fā)送的數(shù)字基帶信號正好相反，即“