7學習過程中遇到的版圖問題(編輯修改稿)
2025-09-26 08:15 本頁面
【文章內容簡介】 數(shù)字電源和地打substratecontact，還有一個比較 好的做法就是在模擬版圖的周圍除了自身的電源地之外還打上額外的一層襯底接觸的地，越厚越好，這一圈地什么地方都不接，直接拉到gnd的pad上，這樣能更好地避免模擬部分被干擾。 layout空白處esd保護管周圍不宜填充mos電容 在版圖工作的后期，會有一些空白處留出，可以填充一些電容來增加電源的潔凈程度。如果芯片是corelimited，則pad與pad之間會空出一些空間，這些空間靠近esd保護管，如果填充值較大的mos電容，則很容易和esd保護管之間發(fā)生latchup，往往這樣的空間不夠大不足以讓mos電容和esd保護管之間有足夠的距離避免latchup。因此，在esd保護管周圍填充電容只能是poly電容，或其它形式的不帶diffusion的電容。 版圖中空白處的利用 不可避免地會在版圖中出現(xiàn)空白處，這些空白處如果浪費會非?？上В话憧梢宰魅缦氯N處理： 1，打上到地或到電源的接觸孔。2，畫上電源到地之間的電容。3，添加電源到地的esd保護管。 芯片的sealring簡介 sealring很容易和劃片糟弄混。劃片槽叫scribeline，是把芯片從晶圓上切下來的線，是要實際走刀子的地方，而sealring是圍在芯片周圍的一圈從襯底到最上層金屬全部都打一圈的保護圈。sealring還找不到合適的中文翻譯，它的作用有兩個：主要作用是防止芯片在切割的時候的機械損傷，尤其是芯片的四個角一般都不要放重要器件；其次的作用是sealring接地，屏蔽芯片外的干擾。 sealring從襯底（大多數(shù)是p襯底，n阱，稱為n阱工藝），到pdiff，contact，metal1，mvia，metal2……等等，直到最高層金屬，這樣芯片中每一層都有一個圈圈攔截，能很好地受到機械和電氣保護 sealring問題 sealring中不是所有層次都做，做的層一類是考慮連接，譬如p型注入，cont，met1，via，met2，這些層次使得sealring最終跟上層的地線連接；另一類與scribelane層次一致而且相連接，考慮到盡量減少scribelane的厚度（包括scribelane和sealring外面半圈），譬如pad，p，這些在工藝中實際上會腐蝕掉厚的場氧化層或者最后的鈍化層pad層通常不是加在整個sealring上面的吧，而是沿著sealring的邊沿加的，同時在designrule里面可以看到劃片道上的pad的區(qū)域mask的操作是clear的，也就是說，在工藝中，劃片道上面的鈍化層是被吃掉的，我個人感覺在sealring上面加pad層是為了在劃片時減小崩片和裂片的風險。 sealring上的pad確實只是在靠外邊緣很窄的一圈。 版圖中電源線的布局 數(shù)?；旌闲酒须娫吹淖呔€分成三類，模擬電路的供電，數(shù)字電路的供電，esd保護管的供電。即，模擬部分，數(shù)字部分，和pad的esd保護管的電源地都要從pad上分別連接。對于模擬部
范文總結相關推薦
鄂ICP備17016276號-1