【文章內容簡介】 態(tài)和航向參考系統(tǒng) )使用了如下幾種傳感器：加速計、陀螺儀、磁力計、氣壓計、濕度計、溫度計。通過使用 4個同步無刷直驅電馬達，飛行器的噪音非常小 (當轉速小于 2020轉 /分鐘，在 3米處噪音小于 63分貝 )。選配的 GPS 系統(tǒng)能夠實現(xiàn)空間位置鎖定與自動航點導航功能，還可以選擇以 microSD卡作為記錄器的飛行記錄儀來實時記錄和分析飛行數(shù)據，所有重要的飛行數(shù)據都可以下載到數(shù)據中心，包括電池狀態(tài)、高度、姿態(tài)、位置、飛行時間等。 MD4200還具有安全保護措施以避免墜毀，它能夠在電量不足和失去控制信號時自主降落。目前MD4200可以完成一次 充電不低于 20分鐘的飛行時間。 2020年 4月在德國上市以來，短短的 16個月里，在歐洲已經銷售了超過 250套 MD4200四旋翼飛行器系統(tǒng)，它們被用于許多不同領域：航空攝影、空中考古、空中監(jiān)視、植被調查、消防救災、邊境控制、警察、特種部隊和軍隊等等。 DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK 全球定位系統(tǒng) GPS 發(fā)展概述 簡稱 GPS 的全球定位系統(tǒng) (global positioning system)是隨著現(xiàn)代化科學技術的發(fā)展而建立起來的新一代精密衛(wèi)星定位系統(tǒng)。 GPS 系統(tǒng)主要由三大部分組成，即用戶設備部分以及空間星座部分和地面監(jiān)控部分組成。 1958 年 12 月，美國為了給在北極的核潛艇提供精確的導航定位，美國海軍聯(lián)合詹姆斯普金斯 (johns hopkins)大學物理實驗室來研究和發(fā)展衛(wèi)星定位導航系統(tǒng)，稱為美國海軍導航衛(wèi)星系統(tǒng)，簡稱 NNSS(navy navigation satellite system)系統(tǒng)。同時也被稱為“子午衛(wèi)星系統(tǒng)”，因為 NNSS 中的衛(wèi)星軌道穿過了地極。 1959 年 9 月，一顆實驗性衛(wèi)星在美國發(fā)射， 5 年的研究與測試后，即 1964 年，建成了 NNSS 系統(tǒng)。而在 1967 年，美國政府解鎖并開放了該系統(tǒng)，允許民間使用。為了給民間組織和軍 事部門提供實時的三維定位導航，在 1973 年，美國國防部就開始著手研究和建立新一代衛(wèi)星導航系統(tǒng)，也就是目前應用非常廣泛的“授時與測距導航系統(tǒng)或稱全球定位系統(tǒng)” (navigation system timing and ranging/global positioning system—— NAVSTAR/GPS)，通常簡稱為全球定位系統(tǒng) (GPS)。 由于該系統(tǒng)衛(wèi)星數(shù)目不多，工作衛(wèi)星只有 6 顆，同時只有平均約為 1000km 的運行高度，而從地面站觀測到衛(wèi)星的時間的間隔也非常長，平均約 個小時。雖然GPS 系 統(tǒng)對導航定位技術的發(fā)展是具有非常重大的意義，卻不能滿足軍事上高精度高穩(wěn)定性的苛刻要求。而且從大地測量學來看，由于它的定位速度慢，測站平均觀測 2天，精度較低，只有 35 米的單點定位精度和約為 1 米相對定位精度，所以，該系統(tǒng)很難運作在大地測量學和地球動力學研究方面。 然而在耗掉 200 多億美元與 20 多年的時間后，終于在 1994 年全面建設完成了GPS 系統(tǒng)。 GPS 的建成歷經了三個階段： 第一階段：完成方案的論證和初步設計。 1973 年到 1979 年間，美國政府一共發(fā)射了 4 顆試驗型衛(wèi)星。研發(fā)了地面接收機，同時建成地面的衛(wèi)星 接收網絡系統(tǒng)，在硬件和軟件上進行了全方面的試驗。 第二階段：全方面研制以及試驗。 1979 年到 1984 年間，美國政府又陸續(xù)將 7 顆試驗型的衛(wèi)星送人軌道，同時也研發(fā)了各種用途的衛(wèi)星信號地面接收機。在實際測試中， GPS 的定位精度甚至遠超乎設計者的預想。 第三階段：實用組網。 1989 年 2 月 4 日，第一顆 GPS 工作衛(wèi)星被送人軌道， GPS系統(tǒng)的建成進入最后的階段。 1993 年底， 24 星座 GPS 系統(tǒng)終于全面建成。 DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK 系統(tǒng)簡介 系統(tǒng)功能簡介 在機載單片機上輸入一系列 GPS 坐標點，自動生成相應航線，同時從機載 GPS系 統(tǒng)中讀取定位數(shù)據，并與存儲的定位坐標做實時比對，實時修正航線，并將定位坐標顯示在液晶顯示屏上，處理并顯示當前位置。 系統(tǒng)設計簡介 圖 14 系統(tǒng)設計框圖 系統(tǒng)采用 STC89C52RC 單片機作為控制器，進行收集經緯度定位坐標和衛(wèi)星時間，并通過與記錄的目的地坐標點進行比較而進行簡單的導航。顯示界面采用 11264點陣液晶顯示屏顯示 GPS 芯片接收到的定位數(shù)據、時間數(shù)據以及單片機發(fā)出的導航數(shù)據，它是 112 行 64 列點陣型液晶顯示模塊。 GPS 模塊型號為 HOLUX M89， 使用聯(lián)發(fā)科技公司 (MTK)所設計的低 耗電量芯片 MT3318。該模塊的優(yōu)勢是對漂移的處理，功耗在 30 毫安，通訊方式是 RS232(波特率 4800)，具有并行 12 通道，可同步跟蹤12 顆衛(wèi)星 。與 PC 機的通信，采用的是串行異步通信方式，從單片機 TXD 和 RXD端的 TTL 電平到 PC 機的標準 RS232 電平的轉換，系統(tǒng)采用美信公司的 MAX232 芯片。設置兩個按鍵，用以切換不同界面以及設置目的地坐標。 DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK 2 硬件設計 硬件總體設計 硬件總體設計框架如圖 21 所示，主要由以下模塊組成： (1)89C52RC 單片機，(2)GPS 模塊 (3)11264 點陣液晶 LCD 模塊 (4)電平轉換模塊。 圖 21 硬件原理圖 處理器的選擇 89C51 系列單片機簡介 嵌入式處理器是嵌入式硬件系統(tǒng)中最核心，也是最關鍵的部分，應根據系統(tǒng)應用的要求、體積、成本等因素選擇合適的處理器。 89C51 系列單片機帶有非易失性的 Flash程序存儲器，支持 12 時鐘和 6 時鐘操作，并由先進 CMOS 工藝制造。 P89C51X2 具有 128 字節(jié)的數(shù)據存儲器， P89C52X2/58X2 具有 256 字節(jié)數(shù)據存儲器，都具有片內振蕩器和時鐘電路，以及 32 條 I/O 口，可用于多機通信、 I/O 擴展或全雙工 UART， 此外，由于器件采用了靜態(tài)設計的方案，時鐘停止但用戶數(shù)據不會丟失，也可從時鐘停止處恢復。同時頻率可降至 0，具有極寬的操作頻率范圍。該系列單片機擁有DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK 由軟件選擇的三個模式，分別為空閑模式，節(jié)電模式以及掉電模式。在選擇空閑模式時會將 CPU 凍結，但是數(shù)據存儲器、定時器以及中斷系統(tǒng)和串口卻仍然在工作。掉電模式則會保存數(shù)據存儲器的內容，但是會將振蕩器凍結，這會導致所有的其它片內功能將停止工作。 (1) 存儲器尋址范圍 64 字節(jié)數(shù)據存儲器以及 64K 字節(jié)程序存儲器 (2) 電源控制模式 空閑模式 掉電模式 時鐘可停止和恢復 (3) 兩個工作頻 率范圍 12 時鐘模式時為 0~33MZH 6 時鐘模式時為 0~20MHZ (4) 12 時鐘操作，也可通過軟件或并行編程器選擇 6 時鐘時鐘操作 (5) 89C51 核心處理單元 全靜態(tài)操作 布爾處理器 89C51X2：具有 4k 字節(jié)的 Flash 89C52X2：具有 8k 字節(jié)的 Flash 89C54X2：具有 16k 字節(jié)的 Flash 89C58X2：具有 32k 字節(jié)的 Flash 89C51X2：具有 128k 字節(jié)的 RAM 89C52X2/54X2/58X2：具有 256k 字節(jié)的 RAM (6) 異步端口復位 (7) 3 個加密位 (8) 4 個 8 位 I/O 口 (9) LQFP， PLCC，以及 DIP 封裝 (10) 16 位定時 /計數(shù)器 T1 和 T0(80C51 標準 )， T2(比較和捕獲 )是增加的 (11) 溫度范圍擴展 (12) 增強型收發(fā)全雙工 UART 識別自動地址 檢測幀數(shù)的錯誤 (13) 低 RMI(禁止 ALE 以及 6 時鐘模式 ) (14) 雙數(shù)據指針 (15) 可通過外部中斷來喚醒掉電模式 DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK (16) 中斷優(yōu)先級 4 個 (17) 中斷源 6 個 (18) 可編程時鐘輸出 圖 22 51 單片機結構圖 DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK 圖 23 單片機管腳圖 單片機管腳說明： VCC：供電電壓 5V。 GND：接地。 P0口： P0口每腳都可以吸收 TTL 門電流，是一個 8位的漏級開路雙向 I/O 口。在校驗 FIASH 時， P0作為原碼輸出口，此時 P0必須通過外部被拉高，也就是說要外接上拉電阻。當編程 FIASH 時， P0口輸入為原碼。當 P0口的管腳第一次寫 1時，就會被定義為 高阻 輸入。外部的程序存儲器和數(shù)據存儲器也能使用 P0口，同時 P0口也可以作為成數(shù)據的低八位地址。 P1 口：輸出的 4 個 TTL 門電流能被 P1 口的緩沖器接收。 P1 口是 8 位的并且自身能提供上拉電阻的雙向 I/O 口，在編程和校驗 FLASH 時， P1 口作為低八位地址接收。 P1 口管腳寫入 1 后，被自身上拉為高電平，可用為輸入，由于內部上拉的緣故，外部將 P1 口下拉為低電平時，將輸出電流。 P2 口： P2 口緩沖器可以輸出并接收 4 個 TTL 門電流。 P2 口為一個 8 位的自身提供上拉電阻的雙向 I/O 口。當 P2 口被寫 1 時，其管腳被自身的上拉電阻拉為高電DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK 平，且作為輸入。并因此作為輸入時，由于內部上拉的緣故，當外部將 P2 口的管腳拉至低電平，將輸出電流。在給出地址“ 1”時，由于自身提供上拉電阻，在對八位外部地址數(shù)據存儲器進行寫或讀的操作時， P2 口輸出的為它的 SFR 里的內容。在 校驗和編程 FLASH 時 P2 口接收地址信號和控制信號的高八位。當利用外部 ROM 或16 位地址外部 RAM 進行存取數(shù)據時， P2 口輸出的是地址的高八位。 P3 口： 4 個 TTL 門電流可由 P3 口的管腳輸出并接收， P3 口有 8 個自身提供上拉電阻的雙向 I/O 口。作為輸入，由于外部下拉為低電平。當 P3 口寫“ 1”時，因為自身能提供上拉電阻， P3 口將輸出電流 (ILL)，它們被自身上拉成高電平，這是可作為輸入。 P3 口也是 AT89C51 的一些特殊功能口，如下面所示： P3 口管腳備選功能： (1) (外部數(shù)據存儲器讀選 通 ) (2) (外部數(shù)據存儲器寫選通 ) (3) T1(T1 外部輸入 ) (4) T0(T0 外部輸入 ) (5) (外部中斷 INT1) (6) (外部中斷 INT0) (7) TXD(串行發(fā)送口 ) (8) RXD(串行接收口 ) P3 口在閃爍編程和編程校驗時可以接收一些控制信號。 /EA/VPP：當 /EA 保持低電平時，則在此期間外部程序存儲器 (0000HFFFFH)，不管是否有內部程序存儲器，在 FLASH 編程期間，此引腳也用于施加 12V 編程電源(VPP)。在加密方式為 1 時， /EA 將內部鎖定為 RESET；當 /EA 端保持高電平時，此間內部程序存儲器。 XTAL1 和 XTAL2：反向振蕩放大器的輸入輸出引腳及內部時鐘工作電路的輸入輸出引腳。 RST：復位腳。將 RST 腳間保持兩個機器周期的高電平時間，單片機將被復位。 ALE/PROG：在平時， ALE 端輸出 1/6 的振蕩器頻率的正脈沖信號，頻率周期不改變，因此它可用作對外定時器或脈沖輸出。然而用于外部 RAM 時，將會跳過一個 ALE脈沖。如想禁止 ALE 的輸出可在 SFR8EH 地址上置低電平。這個時候， ALE 只有在執(zhí)行 MOVC 和 MOVX 指令時才能 起到一定的作用。另外，略微拉高該引腳時，如果微處理器在執(zhí)行 ALE 外部狀態(tài)禁止，則置位無效。 /PSEN：外部 ROM 的選通信號。在讀取外部程序存儲器指令的期間， /PSEN 選通兩次外部程序存儲器，也就是出現(xiàn) 2 次選通信號。但在訪問外部數(shù)據存儲器的時候，將不會出現(xiàn)這樣的有效 /PSEN 信號。 DJKHJKFDSFJK HJDSKH FJDH JKFDHSJK FDSJK JKDHFJKH JFHDSJKFHJKDS HFJKDSHF DSJKFHDSJK