最新siwave在單板pi設(shè)計(jì)中的應(yīng)用(編輯修改稿)
2025-07-27 02:50 本頁面
【文章內(nèi)容簡介】 共模電流是指在回路中電流流向一致的電流。作為空間中孤立的導(dǎo)線，當(dāng) Lλ 時,可以等效為電偶極子。圖 116 為電偶極子的示意圖。其中 L 是輻射線的長度。圖 116以下是理想的電偶極子的關(guān)于共模輻射的 MAXWELL 方程：當(dāng)距離 rλ/2π 時屬于遠(yuǎn)場（當(dāng)距離 rλ/2π 時屬于近場） 。對于共模遠(yuǎn)場輻射，式（）和（）可以簡化為：上述公式中，如果 L≧λ/2， L 應(yīng)按 L=λ/2 計(jì)算，環(huán)路的面積 A 作適當(dāng)?shù)恼{(diào)整。如果 Lλ/2，取實(shí)際的環(huán)路面積。 共模遠(yuǎn)場輻射與頻率的關(guān)系式（）共模輻射電場與頻率 F 成正比，與頻率 F 成 20dB/Dec 增加。當(dāng)數(shù)字信號的頻譜（輻射源）與共模遠(yuǎn)端輻射的頻率特性結(jié)合，我們得到圖 117 的數(shù)字信號的共模輻射特性。圖 117 遠(yuǎn)場共模輻射與頻譜的關(guān)系從上面的頻譜可以看到，只要將時鐘上升沿Tr加大，就可使遠(yuǎn)場輻射更快地進(jìn)入40dB/Dec下降,對于無論是差模輻射還是共模輻射，效果是非常明顯的。在3G平臺項(xiàng)目MNIC單板中，在通過SI分析計(jì)算后將總線讀寫之類的時序設(shè)計(jì)的余量加大，然后就可以將時鐘進(jìn)行一些處理使得時鐘變得緩慢上升和下降。在時序上仍然能夠滿足讀寫的需要、系統(tǒng)能穩(wěn)定工作的同時，降低EMI輻射；在MNIC單板中的主要時鐘輸出端口加10pf的小電容，就起到了使時鐘變得緩慢上升和下降的作用。 Vc 10PF CLKout POWER GND 第二章 電源完整性設(shè)計(jì)流程 電源完整性設(shè)計(jì)基本流程 導(dǎo) 入 關(guān) 鍵 信 號 、 電 源 /地 網(wǎng) 絡(luò) IC器 件 是 否 處在 諧 振 位 置 電 源 /地 平 面 諧 振 仿 真 諧 振 Q值 滿 足 要 求 ,沒 有 較 大 的 諧 振 點(diǎn) 加 入 激 勵 電 流 源 在 熱 點(diǎn) 位 置 放 置 電 容 并 仿 真 Z阻 抗 是 否 在目 標(biāo) 阻 抗 以 下 電 壓 頻 率 響 應(yīng) 和 平 面 電 壓 分 布 是 否 滿 足 要 求 分 析 SYZ參 數(shù) 電 源 /地 平 面 諧 振 是 否 滿 足 要 求 導(dǎo) 入 檢 查 出 現(xiàn) 異 常 開 始 結(jié) 束 NO YES YES NO NO YES NO YES NO ES YES NO YES NO IC器 件 布 局 輸 出 全 波 SPIC 模 型 ， IE仿 真 疊 層 結(jié) 構(gòu) 是 否 最 佳 使用ansoft公司的SIwave 完成典型的PI 分析的典型流程如上圖所示，它主要分為四大步，包括：1． 諧振模式（Resonant Mode）1) 預(yù)布局 PDS 的地電平面的結(jié)構(gòu)，包括疊層、板材、以及地電分割等，使 PCB光板在我們所關(guān)注的頻率范圍或更高的范圍內(nèi)不發(fā)生諧振。2) 觀察 PCB 的諧振模式下的電壓分布，盡量避免將大電流 IC 放置在諧振位置或其附近位置。2． 頻率掃描（Frequency Sweep）1) 電壓探測（Probe Voltage）在放置 IC 位置附近，用一個電流源模擬 IC 的工作，將一個電壓探針放置在我們關(guān)心的位置，觀察改位置的電壓頻率響應(yīng)，根據(jù)峰值，從而可以知道哪些諧振頻率得到激勵。2) 平面電壓分布（Surface Voltage）基于峰值電壓頻率，我們可以得到在該頻率的 PCB 平面電壓分布，從而確定在哪些峰值（波峰或谷底）位置放置合適的去耦電容。3．S、Y、Z 參數(shù)1) 計(jì)算一個端口（IC 位置）的 Z 參數(shù)，從 Z 頻率響應(yīng)曲線，我們可以得到所需的總的電容、寄生電感、寄生電阻，這決定了選用的去耦電容的物理尺寸。2) 用內(nèi)置的全波 SPICE 模型分析去耦電容的寄生參數(shù)3) 從 AC 掃描中選擇合適的去耦電容，它滿足我們 R/L/C 的要求4) 將去耦電容放置在不同的位置，比較回路的寄生電感效應(yīng)。5) 使用多端口網(wǎng)絡(luò)，可以得到轉(zhuǎn)移 Z 參數(shù)6) 通過 S 參數(shù)可以分析信號的傳輸與耦合特性4．輸出全波 SPICE 模型以及進(jìn)行 SPICE 仿真用 SPICE 模型在時域進(jìn)行電源波動、開關(guān)噪聲等仿真。第三章 電源阻抗設(shè)計(jì) 電源阻抗設(shè)計(jì)電源噪聲的產(chǎn)生在很大程度上歸結(jié)于非理想的電源分配系統(tǒng)（簡稱 PDS，即 Power Distribution System） 。所謂電源分配系統(tǒng)，其作用就是給系統(tǒng)內(nèi)的所有器件提供足夠的電源，這些器件不但需要足夠的功率消耗，同時對電源的平穩(wěn)性也有一定的要求。大部分?jǐn)?shù)字電路器件對電源波動的要求在正常電壓的+/5%范圍之內(nèi)。電源之所以波動，就是因?yàn)閷?shí)際的電源平面總是存在著阻抗，這樣，在瞬間電流通過的時候，就會產(chǎn)生一定的電壓降和電壓擺動。 為了保證每個器件始終都能得到正常的電源供應(yīng)，就需要對電源的阻抗進(jìn)行控制，也就是盡可能降低其阻抗。比如，一個 5 伏的電源，允許的電壓噪聲為 5%，最大瞬間電流為 1安培，那么設(shè)計(jì)的最大電源阻抗為： 從上面的計(jì)算公式可以看出，隨著電源電壓不斷減小，瞬間電流不斷增大，所允許的最大電源阻抗也大大降低。 單板MNIC的阻抗設(shè)計(jì)根據(jù)單板上主要時鐘芯片的工作電壓范圍和IO電流情況計(jì)算出這些芯片的目標(biāo)阻抗。器件 電壓 電壓紋波 工作頻率 I/O 電流 目標(biāo)阻抗(Ω)D40 +10% 330mV 33MHz = 3D41 +10% 330mV 33MHz = 3D42 +10% 330mV 100MHz = D55 +10% 330mV 25MHz = 第四章 文件格式轉(zhuǎn)換通過 轉(zhuǎn)換器把Cadence Allegro的PCB（.BRD）文件轉(zhuǎn)換成Ansoft SIwave 的siw 文件格式。 安裝轉(zhuǎn)換器，可將轉(zhuǎn)換器安裝在Allegro的菜單中。運(yùn)行Allegro后,在Allegro的菜單中會增加Ansoft一項(xiàng)。 轉(zhuǎn)換文件格式運(yùn)行Allegro,，運(yùn)行Ansoft/Write Neutral File 命令，將當(dāng)前文件轉(zhuǎn)換成 .ANF 文件。運(yùn)行Ansoft/Write Siwave Component File 命令，輸出元器件定義文件 .CMP 。打開 , 運(yùn)行 File/Import ANF…命令,。 運(yùn)行 File/Import Component File…命令,。運(yùn)行F
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1