最新數(shù)字頻率計設(shè)計與制作(編輯修改稿)
2024-07-27 02:39 本頁面
【文章內(nèi)容簡介】 如下圖所示清零端高觸發(fā)端TH低觸發(fā)端放電管T功能00導通直接清零10導通置011截止置11不變保持圖4 555功能表 芯片74LS9074LS90為中規(guī)模TTL集成計數(shù)器，可實現(xiàn)二分頻、五分頻和十分頻等功能，它由一個二進制計數(shù)器和一個五進制計數(shù)器構(gòu)成。其引腳排列圖和功能表如下所示：圖5 74LS90引腳圖圖6 74LS90功能表 芯片74LS27374LS273是8位數(shù)據(jù)/地址鎖存器，他是一種帶清除功能的8D觸發(fā)器。1腳是復位CLR，低電平有效，當1腳是低電平時，輸出腳2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部輸出0，即全部復位；當1腳為高電平時，11(CLK)腳是鎖存控制端，并且是上升沿觸發(fā)鎖存，當11腳有一個上升沿，立即鎖存輸入腳11118的電平狀態(tài)，并且立即呈現(xiàn)在在輸出腳2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上。管腳圖和功能圖如下圖7所示。D1～8D為數(shù)據(jù)輸入端，Q1～Q8為數(shù)據(jù)輸出端，正脈沖觸發(fā)，低電平清除，常用作8位地址鎖存器。圖7 74LS273管腳圖和功能表 芯片74LS48在本次設(shè)計中使用譯碼器74LS48將74LS273鎖存的二進制數(shù)值進行譯碼，用來驅(qū)動七段數(shù)碼管顯示。它的管腳圖如下圖所示。圖8 74LS48引腳圖4 電路設(shè)計 閘門電路閘門電路由與非門組成，該電路有兩個輸入端和一個輸出端，輸入端的一端被測信號，另一端接控制信號。閘門是否開通受門控信號的控制，當門控信號為高電平時，閘門開啟；而當門控信號為低電平時，閘門關(guān)閉。只有在閘門開啟的時間內(nèi)，被測信號才能通過閘門進入計數(shù)器。圖9 閘門電路 時基電路時基電路是通過555定時器、電阻、電容組成的多諧震蕩器實現(xiàn)，兩個暫態(tài)時間分別為: 重復周期為。構(gòu)成電路如圖4所示。其作用是控制計數(shù)器的輸入脈沖。當標準時間信號到來時，閘門打開，被測信號通過閘門進入計數(shù)器開始計數(shù)；當標準時間脈沖下降沿到來時，閘門關(guān)閉，計數(shù)器無脈沖輸入停止計數(shù)。頻率計算公式:，而我們要得到脈寬1s的脈沖則又由公式；重復周期為 ，其中T1 為脈沖寬度且為了使T2 的值小一些。因此我們可以計算出各個參數(shù)通過計算確定了R1 取47K歐姆,R5取100K歐姆,R6取36K歐姆,電容取10uF。這樣我們得到了比較穩(wěn)定的脈沖。得到的時基仿真圖形如下圖4所示，此時的脈沖寬度大概為1s，而低電平時間也較短，即符合設(shè)計要求。圖10 時基信號波形圖圖10 時基電路 邏輯控制電路本設(shè)計采用74LS123組成邏輯控制電路，芯片的功能表如圖6所示，構(gòu)成的控制電路如圖7所示。由時基電路產(chǎn)生的脈沖來一個下降沿時，74LS123將會產(chǎn)生一個高脈沖，讓鎖存器鎖存住頻率，同時激發(fā)下一個74LS123產(chǎn)生一個高脈沖，讓計數(shù)器清零，直到時基電路的下一個上升沿到來才開始下一次計數(shù)。當被測信號通過閘門進入計數(shù)電路，于是計數(shù)器譯碼器同時工作，從而
職業(yè)教育相關(guān)推薦
鄂ICP備17016276號-1