【文章內(nèi)容簡(jiǎn)介】 性能靜態(tài) CMOS 制造工藝 主頻達(dá) 150MHZ(時(shí)鐘周期 ) 低功耗 (150MHz 核電壓 ,135MHz 以下核電壓 ,I/O 口電壓) Flash 編程電壓為 2）支持 JTAG 邊沿掃描 3）高性能 32 位 CPU 16 16 和 32 32 乘積累加操作 16 16 雙乘積累加器 程序和數(shù)據(jù)空間分開尋址 (哈佛總線結(jié)構(gòu) ) 快速中斷響應(yīng)和處理 統(tǒng)一寄存器編程模式 可達(dá) 4M 的線性程序地址 可達(dá) 4M 的線性數(shù)據(jù)地址 高效的代碼轉(zhuǎn)換能力 (支持 C/C++和匯編語言 ) 4） 片上存儲(chǔ)器 有多達(dá) 128K 16 的 FLASH 存儲(chǔ)器 或 有多達(dá) 128K 16 的 ROM 5）外部存儲(chǔ)器接口 有多達(dá) 1MB 的尋址空間 三個(gè)獨(dú)立的片選端 6）時(shí)鐘與系統(tǒng)控制 支持動(dòng)態(tài)的改變鎖相環(huán) (PLL)的頻率 片上振蕩器 7）三個(gè)外部中斷 8）外部中斷擴(kuò)展 (PIE)模塊，支持 45 個(gè)外部中斷 9） 128 位的密鑰 /鎖 保護(hù) FLASH/ROM 防止固化在 ROM 中的程序被盜 10）三個(gè) 32 位的 CPU 定時(shí)器 11）串口外圍設(shè)備 串行外部設(shè)備接口 (SPI) 兩個(gè)串行通信接口 (SCIs) 12） 12 位的 ADC,16 通道 2 個(gè) 8 通道的輸入多路選擇器 兩個(gè)采樣保持器 單 /連續(xù)通道轉(zhuǎn)換 快速轉(zhuǎn)換率 80ns/(兆采 樣每秒 ) 可用兩個(gè)事件管理器順序觸發(fā) 8 對(duì)模數(shù)轉(zhuǎn)換 13）多達(dá) 56 個(gè)獨(dú)立的可編程、多用途通用輸入 /輸出 (GPIO)引腳 C281x 外設(shè)介紹 由于 C281x 數(shù)字信號(hào)處理器集成了很多內(nèi)核可以訪問和控制的外部設(shè)備，C281x 內(nèi)核需要通過某種方式來讀 /寫外設(shè)。為此，處理器將所有的外設(shè)都映射到了數(shù)據(jù)存儲(chǔ)空間。每個(gè)外設(shè)被分配一段相應(yīng)的地址空間，主要包括配置寄存器、輸入寄存器、輸出寄存器和狀態(tài)寄存器。每個(gè)外設(shè)只要通過簡(jiǎn)單的訪問存儲(chǔ)器中的寄存器就可以適用該設(shè)備。 外設(shè)通過外設(shè)總線（ PBUS）連接到 CPU 的內(nèi)部存儲(chǔ)器接口上，如圖所示。所有的外設(shè)包括看門狗和 CPU 時(shí)鐘在內(nèi)，在使用之前必須配置相應(yīng)的控制寄存器。 （ 1） 事件管理器 在 C281x 數(shù)字信號(hào)處理器上有兩個(gè)事件管理器， EVA 和 EVB，是數(shù)字電機(jī)控制應(yīng)用使用的非常重要的外設(shè)，能夠?qū)崿F(xiàn)機(jī)電設(shè)備控制的多種必要的功能。每個(gè)事件管理器模塊包括：定時(shí)器、比較器、捕捉單元、 PWM 邏輯電路、正交編碼脈沖電路以及中斷邏輯電路等。 C281xCPU+JTAG SARAM 存儲(chǔ)器接口 邏輯I/F Flash ROM (最多 128K 16 位 ) P 總線接口 SCI CAN Mcbsp WD ADC 控制 中斷復(fù)位等 I/O寄存器 SPI EVENT管理器EVB 和EVA ADC （ 2） 模數(shù)轉(zhuǎn)換模塊 C281x 數(shù)字信號(hào)處理器上的 ADC 模塊將外部的模擬信號(hào)轉(zhuǎn)換成數(shù)字量， ADC 模塊可以將一個(gè)控制信號(hào)進(jìn)行濾波或者實(shí)現(xiàn)運(yùn)動(dòng)系統(tǒng)的閉環(huán)控制。尤其是在電機(jī)控制系統(tǒng)當(dāng)中，采用 ADC 模塊采集電機(jī)的電流或者電壓實(shí)現(xiàn)電流環(huán)的閉環(huán)控制。 （ 3） SPI 是一個(gè)高速同步串行通信接口，能夠?qū)崿F(xiàn) DSP 與外部設(shè)備或另一個(gè) DSP 之間的高速串行通信。應(yīng)用中經(jīng)常使用 SPI 接口和擴(kuò)展外設(shè)的移位寄存器、 LCD 顯示以及 ADC 等外設(shè)通信。 SCI 屬于異步串行接口，支持標(biāo)準(zhǔn)的 UART 異步通信模式 i，并采用 NRZ(NoReturnZero)數(shù)據(jù)格式，可以通過 SCI 串行接 口與其他的異步外設(shè)進(jìn)行通信。 （ 4） CAN 總線通信模塊 TMS320F281x 數(shù)字信號(hào)處理器上的 CAN 總線接口模塊是增強(qiáng)型的CAN 接口，完全支持 總線規(guī)范。它有 32 個(gè)可配置的接收 /發(fā)送郵箱，支持消息的定時(shí)郵遞功能。最高通信速率可以達(dá)到 1Mbps。可以使用該接口構(gòu)建高可靠的 CAN 總線控制或監(jiān)測(cè)網(wǎng)絡(luò) 。 （ 5） 看門狗 看門狗主要用來檢測(cè)軟件和硬件的運(yùn)行狀態(tài)，當(dāng)內(nèi)部計(jì)數(shù)器溢出時(shí)，將產(chǎn)生一個(gè)復(fù)位信號(hào)。為了避免產(chǎn)生不必要的復(fù)位，要求用戶定期對(duì)看門狗定時(shí)器進(jìn)行復(fù)位。如果不明的原因使 CPU 中斷程序，看門狗將產(chǎn)生一個(gè)復(fù)位信號(hào) ，比如系統(tǒng)軟件進(jìn)入了一個(gè)死循環(huán)或者 CPU 的程序運(yùn)行到了不確定的程序空間，從而 使系統(tǒng)不能正常工作。在這種情況下，看門狗電路將產(chǎn)生一個(gè)復(fù)位信號(hào)，使 CPU 復(fù)位，程序從系統(tǒng)軟件的開始執(zhí)行。通過這種方式，看門狗有效的提高了系統(tǒng)的可靠性。 （ 6） 通用目的數(shù)字量 I/O 在 C281x 處理器有限的引腳當(dāng)中，相當(dāng)一部分都是特殊功能引腳和 GPIO 引腳公用的。實(shí)際上， GPIO 作為與其他設(shè)備進(jìn)行數(shù)據(jù)交換的通道，也是非常有用的。GPIO Mux 寄存器選擇這些引腳的功能（特殊功能引腳或數(shù)字量 I/O），如果配置成通用的數(shù)字 I/O 引腳，則還需要 PxDATDIR 數(shù)據(jù)和方向控制寄存器來控制。 （ 7） PLL 時(shí)鐘模塊 鎖相環(huán)（ PLL）模塊主要用來控制 DSP 內(nèi)核的工作頻率，外部提供一個(gè)參考時(shí)鐘輸入，經(jīng)過鎖相環(huán)倍頻或分頻后提供給 DSP 內(nèi)核。 C281x數(shù)字信號(hào)處理器能夠?qū)崿F(xiàn) ~10 倍的倍頻。 （ 8） 多通道緩沖串口 (Mcbsp) 多通道緩沖串口主要有以下幾個(gè)特點(diǎn)： 除 DMA 外，與 TMS320C54x/TS30C55x 數(shù)字信號(hào)處理器的 McBSP 兼容； 全雙工通信模式； 雙緩沖數(shù)據(jù)寄存器，能夠?qū)崿F(xiàn)連續(xù)的通信數(shù)據(jù)流； 收發(fā)的幀和時(shí)鐘相互獨(dú)立； 可以采用外部移位時(shí)鐘或內(nèi)部的時(shí)鐘 ； 支持 1 1 24 或 32 位的數(shù)據(jù)格式； 幀同步和數(shù)據(jù)時(shí)鐘的極性都是可編程的； 可編程的內(nèi)部時(shí)鐘和同步幀； 支持 Abis 模式； 能同 CODEC、 AIC（ Analog Interface Chips）等標(biāo)準(zhǔn)串行 A/D 和 D/A器件接口； 同 SPI 接口兼容，當(dāng)系統(tǒng)工作在 150HZ 頻率時(shí)， SPI 接口模式可以工作在 75Mbps； 兩個(gè) 16*16 深度的發(fā)送通道 FIFO； 兩個(gè) 16*16 深度的接受通道 FIFO； （ 9） 外部中斷接口 （ 10） TMS320F281x 數(shù)字信號(hào)處理器支持多種外設(shè)中斷，外設(shè)中斷擴(kuò)展模塊最多支持 96 個(gè)獨(dú) 立的中斷。并將這些中斷分成 8 組，每一組有 12個(gè)中斷源，根據(jù)中斷向量表來確定產(chǎn)生的中斷類型。 CPU 將自動(dòng)獲取中斷向量，在響應(yīng)中斷時(shí)， CPU 需要 9 個(gè)系統(tǒng)時(shí)鐘完成中斷向量的獲取和重要 CPU 寄存器的保護(hù)（中斷響應(yīng)延時(shí)為 9 個(gè)系統(tǒng)時(shí)鐘）。因此，CPU 能夠相當(dāng)快地響應(yīng)外設(shè)產(chǎn)生的中斷。 (11） JTAG ?JTAG(Joint Test Action Group)聯(lián)合測(cè)試行動(dòng)小組 。 是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議 ,主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持 JTAG 協(xié)議，如DSP、 FPGA（現(xiàn)場(chǎng)可編程門陣列）器件等 。 (12） 12 位 ADC， 16 通道 ADC 模塊有 16 個(gè)通道，可配置為兩個(gè)獨(dú)立的 8 通道模塊以便為事件管理器 A 和 B 服務(wù)。兩個(gè)獨(dú)立的 8 通道模塊可以級(jí)聯(lián)組成一個(gè) 16 通道模塊。雖然有多個(gè)輸入通道和兩個(gè)序列器，但在 ADC 模塊中只有一個(gè)轉(zhuǎn)換器。 TLV320AIC23 芯片 TLV320AIC23 是 TI 公司推出的一款高性能立體聲音頻編解碼器，內(nèi)置耳機(jī)輸出放大器，支持 mic 和 line in 二選 一 的輸入方式。輸入和輸出都具有可編程的增益調(diào)節(jié)功能。 TLV320AIC23 的模／數(shù)轉(zhuǎn)換器 (ADC)和數(shù)，模轉(zhuǎn)換器 (DAC)集成在芯片內(nèi)部．采用先進(jìn)的 Σ△ 過采樣技術(shù)．可以在 8kHz 至 96kHz 的采樣率下提供 16bit、 20bit、 24bit 和 32bit 的采樣數(shù)據(jù)。 ADC 和 DAC 的輸出信噪比分別可達(dá) 90dB 和 100dB。同時(shí)。 TLV320AIC23 還具有很低的功耗 (回放模式為 23mW。節(jié)電模式為 15μw)。上述優(yōu)點(diǎn)使得 TLV320AIC23 成為一款非常理想的音頻編解碼器，與 TI 的 DSP 系列相配合更是相得益彰。 1） TLV320AIC23 詳細(xì)指標(biāo)： 高品質(zhì)的立體聲多媒體數(shù)字語音編解碼器 在 ADC 采用 48KHZ 采樣率時(shí)噪音 90DB 在 DAC 采用 48KHZ 采樣率時(shí)噪音 100DB 核心數(shù)字電壓：兼容 TIF28X DSP 內(nèi)核電壓 緩沖器和模擬：兼容 TI28X DSP 內(nèi)核電壓 支持 8KHZ96KHZ 的采樣頻率 軟件控制通過 TIMCBSP 接口 音頻數(shù)據(jù)輸入輸出通過 TIMCBSP 接口 1） TLV320AIC23 的管腳介紹 芯片的管腳圖如下所示： 芯片 TLV320AIC23 一共有 28 個(gè)管腳，其每一個(gè)管腳的名稱與功能在下表： 引腳 功能 AGND 模擬地 AVDD 模擬電源供應(yīng)輸入。電壓水平是額 定 BCLK I2S 串行位時(shí)鐘。在音頻主模式， AIC23 產(chǎn)生信號(hào)并將其發(fā)送給 DSP芯片。在音頻從模式，該信號(hào)有 DSP 芯片產(chǎn)生。 BVDD 緩沖器供應(yīng)輸入。電壓范圍從 ～ CLKOUT 時(shí)鐘輸出。這是 XTI 輸入的緩沖版，可使用為 XTI 頻率的 1 倍或1/2 倍，在采速率控制寄存器的第 7 位控制頻率的選擇。 CS 控制輸入端口鎖存 /地址選擇。對(duì)于 SPI 控制模式，該輸入作為數(shù)據(jù)鎖存控制。對(duì)于兩線控制模式，該輸入定義了器件地址位的第 7位 DIN 對(duì)于 sigmadelta 立體聲 DAC,I^2C 格式的串行數(shù)據(jù)輸入 DGND 數(shù)字地 DOUT 從 sigmadelta 立體聲 DAC,I^2C 格式的串行數(shù)據(jù)輸出 DVDD 數(shù)字電源輸入。電壓范圍從 ～ HPGND 模擬揚(yáng)聲器放大器接地 HPVDD 模擬揚(yáng)聲器放大器電源。電源輸入范圍正常是 LHPOUT 左部立體聲混頻放揚(yáng)聲器輸出，額定 0DB 輸入水平是 1V（方均根值），在 1DB 階段提供 73～ 6DB 的增益 LLINEIN 左立體聲線輸入頻道。額定 0dB 輸入水平是 1V，在 階段提供從 ~12DB 的增益 LOUT 左立體聲混音頻道線輸出，額定輸出水平是 1V LRCIN I2S DAC 字時(shí)鐘信號(hào)。在音頻主模式， AIC23 產(chǎn)生幀信號(hào)，并將其發(fā)送到 DSP 芯片。在音頻從模式，該信號(hào)與 DSP 芯片產(chǎn)生 LRCOUT I2S ADC 字時(shí)鐘信號(hào)在音頻主模式， AIC23 產(chǎn)生幀信號(hào)，并將其發(fā)送到 DSP 芯片。在音頻從模式，該信號(hào)與 DSP 芯片產(chǎn)生。 MICBIAS 對(duì)駐極體傳聲器偏差調(diào)整緩沖的低噪聲電壓。電壓水平是額定AVDD 的 3/4 MICIN 對(duì)使用駐極體傳聲器偏差調(diào)整緩沖的放大器的輸入。如果沒有外部阻抗，默認(rèn)的增益是 5 MODE 串行接口模式。 0 為 I^2C 模式 1 為 SPI 模式 NC 空腳 RHPOUT 右部立體聲混頻放揚(yáng)聲器輸出，額定 0DB 輸入水平是 1V（方均根值），在 1DB 階段提供 73～ 6DB 的增益 RLINEIN 右立體聲線輸入頻道。額定 0dB 輸入水平是 1V，在 階段提供從 ~12DB 的增益 ROUT 右立體聲混音頻道線輸出，額定輸出水平是 1V SCLK 控制口串行數(shù)據(jù)時(shí)鐘對(duì)于 SPI 和兩線控制模式，這是串行時(shí)鐘輸入 SDIN 控制口串行數(shù)據(jù)輸入。對(duì) SPI 和兩線控制模式，這是串行數(shù)據(jù)輸入，也用作復(fù)位后的控制協(xié)議選擇 VMID 解耦電壓輸入。為進(jìn)行噪聲濾波， 10uF、 的電容應(yīng)并行連接到這一引腳 XTI/MCLK XTO 晶振或者外部時(shí)鐘的輸入。用作 AIC23 內(nèi)部時(shí)鐘的導(dǎo)出 晶振輸出端，連接外部晶體。若 XTI 連接外部時(shí)鐘源，則此腳不用 3) 芯片 TLV320AIC23 的功能結(jié)構(gòu) 芯片 TLV320AIC23 有一個(gè)大多數(shù)音頻解碼器所不具有的模擬旁路設(shè)置，它能夠?qū)⒛M信號(hào)直接送出去回放，而不經(jīng)過 A/D 轉(zhuǎn)換，這對(duì)于系統(tǒng)調(diào)試非常有用。實(shí)際最終的音頻輸出時(shí)模擬音頻、經(jīng) D/A 轉(zhuǎn)換的音頻 和傳聲器輸入 3 個(gè)的疊加，當(dāng)然也可以通過軟件編程實(shí)現(xiàn)對(duì)音頻輸出的控制。為了使音頻解碼器能夠正常工作并產(chǎn)生預(yù)期的音頻效果，必須對(duì)相應(yīng)的寄存器配置。 AIC23 提供了 11 個(gè)映像寄存器，見下表： AIC23 配置寄存器 地址 寄存器 地址 寄存器 0000000 左通道音頻輸入音量控制寄存器 0000110 電源節(jié)省控制寄存器 0000001 右通道音頻輸入音量控制寄存器 0000111 數(shù)