基于tms320vc5402芯片的iir數(shù)字濾波器的設計(編輯修改稿)
2024-12-13 21:38 本頁面
【文章內容簡介】 位累加器 ； 7位 17位的并行乘法器與一個 40位的專用加法器結合在一起，用于非流水線的單周期乘/累加 (MAC)操作 ； 比較，選擇和存儲單元 (CSSU)，用于 Viterbi操作中的加 /比較選擇指 《基于 TMS320VC5402 芯片的 IIR 數(shù)字濾波器的設計》 第 1 頁 共 19 頁 9 數(shù)編碼器用于在單周期內計算 40位累加器的指數(shù)值 ； 2個地址生成器，包括 8個輔助寄存器和 2個輔助寄存器算術單元 (ARAUs)； 數(shù)據(jù)總線具有數(shù)據(jù)保持特性 。 (2)存儲器 ： 數(shù)據(jù)總線具有數(shù)據(jù)保 持特性 ； 最大可尋址外部程序空間為 1M 16位的的擴展可尋址模式 ； 4k 16位的片內 ROM； 16k 16位雙尋址的片內 RAM。 (3)指令系統(tǒng) ： 程序代碼的單指令重復和塊重復操作指令 ； 用于有效地程序和數(shù)據(jù)管理的存儲器塊傳遞指令 ； 32位長字節(jié)操作數(shù)指令 ； 讀入 2個或 3個操作數(shù)的指令 ； 并行存儲和裝入的算術指令 ； 條件存儲指令 ?？焖購闹袛喾祷刂噶?。 (4）在片外圍電路 ： 軟件可編程等待狀態(tài)發(fā)生器和可編程分區(qū)轉換控制器 ； 片內鎖相環(huán) (PLL)時鐘發(fā)生器，可采用內部震蕩器或外部的時鐘源 ； 兩個多通道緩沖串口(McBSPs)加強的 8位并行主機接口 (HPI8)； 兩個 16位定時器 ； 6通道直接存儲訪問 (DMA)控制器 。 (5）電源 ： 用功耗下降模式下的 IDLE1， IDLE2和 IDLE3指令控制芯片的功耗；控制禁止信號 CLKOUT。 (6）其他：有符合 ； 0ns單周期定點指令運行時間(100MIPS)，電源 （內核 ）； 44管腳 TQFP封裝和 BGA封裝。 MS320VC5402 DSP 采用先進的修正哈佛結構和 8總線結構，使處理器的性能大大提高。其獨立的程序和數(shù)據(jù)總線，允許同時訪問程序存儲器和數(shù)據(jù) 存儲器，實現(xiàn)高度并行操作。此外，還可以在數(shù)據(jù)總線和程序總線之間相互傳送數(shù)據(jù)，從而使處理器具有在單周期內同時執(zhí)行算術運算、邏輯運算、移位操作、乘法累加運算以及訪問程序和數(shù)據(jù)存儲器的功能。該 DSP具有較快的運算速度 :運算速度最快可達 532MIPS；采用了低功耗設計方式：內核電壓為 ， I/O電壓為 V。 數(shù)字濾波系統(tǒng)的具體方案框圖如圖 6所示： 圖 6 數(shù)字濾波器系統(tǒng)方案框圖 《基于 TMS320VC5402 芯片的 IIR 數(shù)字濾波器的設計》 第 1 頁 共 19 頁 10 通常的設計中會采用 SV 供電并行的 ADC（模數(shù)轉換）和 DAC（數(shù)模轉換）芯片與 DSP 連接，傳輸數(shù)據(jù)過程中會占用總線的時間，而且需 要采用多片電平轉換器件將SV電平轉換為 的邏輯電平?？紤]到 TMS320VC5402 的片上包含兩個 McBSP(多通道緩沖串行口 )接口，可以將這兩個通道模仿實現(xiàn) SPI 的時序，因此本設計中采用了 SPI接口器件， ADC 芯片采用的是 TLV 1570，實現(xiàn)將需要濾波信號從模擬轉換到數(shù)字信號的實時采樣。數(shù)模轉換芯片采用的是 TLV 5608，實現(xiàn)濾波后的信號從數(shù)字信號恢復為所需要的模擬信號。 JTGA 口供 DSP 芯片下載程序調試。 TMS320C5402 的體系結構 TMS320VC5402 處理器在本系列中處于先進 水平。它具有運算速度快，內部存儲空間大，外部接口性能好等優(yōu)點。所以我選擇了技術上比較先進，價格又較便宜的 C5402作為硬件開發(fā)對象。下面結合 C5402 的實際情況，介紹一下該芯片的體系結構。 C5402共有 144 個引腳，其中有 20 根地址線 AOA19， 16 根數(shù)據(jù)線 DOD15， 4 個外部可屏蔽引腳 INTOINT3和一個不可屏蔽中斷引腳 BIO，剩下的引腳可以分成以下幾類：存儲器控制引腳，時鐘 /晶振引腳，多通道緩沖串口引腳，主機接口通訊引腳，電源引腳，初始化和復位引腳，通用輸入 /輸出引腳，以及用于測試的 IEEE1149. 1 標準 JTAG 口。 最小系統(tǒng)設計 一個 DSP 系統(tǒng)可分為最小系統(tǒng)設計和外圍接口設計兩部分。 DSP 在必要的工作環(huán)境下才能正常工作，構建能支持 DSP 正常工作的最小系統(tǒng)，包括復位、時鐘、電源及JTGA 仿真口， FLASH 接口設計等。 IIR 數(shù)字濾波器的數(shù)據(jù)存儲設計 TMS320C54X 定點 DSP 提供了單周期乘 /累加指令 MAC 和循環(huán)尋址方式，使 IIR數(shù)字濾波器每個樣值的計算可以在一個周期內完成。 IIR 數(shù)字濾波器每個樣值的計算就是實現(xiàn)兩數(shù)組對應項乘積的累加和。在計算時有前向通道和反饋通道兩部分，因此在計算設計時要充分考慮 x(n)、 y(n)和 h(n)系數(shù)的存放位置，并正確初始化這兩個存儲塊指針 ,這樣在計算中才能夠準確的提取數(shù)據(jù)，實現(xiàn)乘加運算。圖 7 是 IIR 濾波器數(shù)據(jù)存放和系數(shù)表 : 《基于 TMS320VC5402 芯片的 IIR 數(shù)字濾波器的設計》 第 1 頁 共 19 頁 11 圖 7 IIR 數(shù)字濾波器數(shù)據(jù)存放和系數(shù)表 在程序設計中，首先將數(shù)據(jù)放入相應的段中， X 數(shù)據(jù)指針 AR2 指向 X0，同時將 H（ n）的指針 AR1 指向 B0，利用乘加指令完成前向通道的一次運算；接著修改指針，AR2 指針增 1， H（ n）的指針 AR1 減 1，依次完成前向通道的乘加運算；反饋通道應用同樣的方法進行乘加。在程序設計時，可以采用先增益后衰減的方法，亦可采用先衰減后增益的方法。但是采用先衰減后增益的方式其系統(tǒng)動態(tài) 范圍和魯棒性較好，因此在設計中采用了后一種方法。 IIR 數(shù)字濾波器的設計流程 在設計濾波器時首先要有清晰的思路，因此流程圖的設計至關重要。本設計采用的是基于 DSP 的 IIR 數(shù)字濾波，針對其要完成的功能，對其流程進行了初步規(guī)劃，如圖 8所示： 開始 系統(tǒng)初始化 分配數(shù)據(jù)空間 《基于 T
黨政相關相關推薦
鄂ICP備17016276號-1