【文章內(nèi)容簡介】 將轉(zhuǎn)入開鎖狀態(tài)，開鎖程序開始執(zhí)行，等待輸入密碼數(shù)字，此時應(yīng)將計數(shù)器清零，故在第二工作狀態(tài)中有一條輸出框，輸出比較計數(shù)器清零信號RESER_CNP。（3） 輸入密碼狀態(tài)C 進入此狀態(tài)時，en使能信號變?yōu)橛行г试S輸入密碼數(shù)字0~9或按下開鎖鍵OPEN，故而在狀態(tài)框旁邊標有en↑。該狀態(tài)每收到一個信號應(yīng)線判斷是密碼數(shù)據(jù)信號DATA_IN還是開鎖信號OPEN。如果是開鎖信號OPEN則不符合開鎖程序，應(yīng)發(fā)出開鎖錯誤信號，級發(fā)出紅燈信號HD；若是密碼信號，則控制器應(yīng)向計數(shù)器發(fā)出時鐘信號CNP，若DEP=0，意味著輸入密碼不對，應(yīng)轉(zhuǎn)入預(yù)警狀態(tài)E，否則檢查計數(shù)器狀態(tài)是否已計到8，若模8信號CO8有效則表示已接受到8個正確密碼，可轉(zhuǎn)入下一狀態(tài)待啟動狀態(tài)，否則返回本狀態(tài)，繼續(xù)接受其他密碼。在轉(zhuǎn)移到預(yù)警狀態(tài)E或待啟動狀態(tài)D以前，如果收到復(fù)位信號SATRA，控制器發(fā)出比較計數(shù)器清零信號RESET_CNP，使計數(shù)器清零，則前面收到的密碼無效，重新進行輸入密碼操作。（4） 待啟動狀態(tài)D 在待啟動狀態(tài)，這時控制器將判斷按鍵輸入的是密碼數(shù)字信號還是開鎖 信號，若是開鎖信號OPEN，則發(fā)出綠燈信號LD，使綠燈點亮，啟動開門續(xù)電器；若是數(shù)字密碼信號，則進入預(yù)警狀態(tài)。在待啟動狀態(tài)下，在接受信號以前如果按動復(fù)位鍵START，則控制器將發(fā)出比較計數(shù)器清零信號RESET_CNP并回到輸入密碼狀態(tài)。（5） 預(yù)警狀態(tài)E 在預(yù)警狀態(tài)，此時若按復(fù)位鍵，系統(tǒng)發(fā)出比較計數(shù)器清零信號RESET_CNP后，并使控制器回到輸入密碼狀態(tài)。若按下開鎖鍵OPEN，使紅燈HD點亮，并向報警計數(shù)器發(fā)出時鐘信號。（6） 錯誤狀態(tài)F 在此狀態(tài)，每亮一次紅燈HD，計數(shù)加1，按復(fù)位鍵SATRA返回到密碼輸入狀態(tài)C。當計數(shù)器CO3有效為高電平時進入報警狀態(tài)。（7） 報警狀態(tài)G當報警計數(shù)器CO3有效，此時報警器鳴叫，須按解除鎖定鍵I_SETUP方回到上鎖狀態(tài)。第四章 詳細設(shè)計與模塊仿真本章主要解決各功能模塊的VHDL實現(xiàn)和其功能的仿真測試。 受控電路源程序與仿真 受控電路在控制器的控制下完成相應(yīng)的電路功能，在第三章我們完成了電路的功能設(shè)計，接下來將對各模塊進行VHDL實現(xiàn)以及相應(yīng)功能的仿真測試，測試是否達到設(shè)計要求。 鍵盤編碼電路模塊 該電路模塊主要完成的是鍵盤的編碼。VHDL源程序見附錄A1。 。從波形圖可以看出，en是使能端，高電平有效，它由控制器的輸出控制。當en=0是，輸出為0；當en為高電平時，可以進行編碼。當en=1時，按下相應(yīng)的按鍵，輸出即為輸入數(shù)據(jù)對應(yīng)的8421BCD碼。dout端由于用來記錄輸入數(shù)據(jù)的個數(shù)，因此無論輸入是否有效，只要有輸入dout端就會產(chǎn)生高電平輸出，以記錄輸入數(shù)據(jù)的個數(shù)。dout信號經(jīng)消抖同步后送到控制器data_in輸入端。圖 編碼器電路模塊的仿真波形 。圖 編碼器電路模塊邏輯電路 按鍵消抖電路模塊 本部分采用所用都是基本元件，宜采用圖形設(shè)計輸入方式，如圖34所示。這里不在熬述。 。由波形圖可以看出，在一個上升沿檢測到有按鍵時則不管這一時鐘周期內(nèi)有多少次抖動，只輸出一個時鐘周期寬度的脈沖信號。并且當按鍵一直持續(xù)多少個時鐘周期時，輸出信號仍為一個時鐘周期寬度的單脈沖。圖 消抖電路仿真波形 .圖 消抖電路邏輯電路 密碼比較電路模塊 密碼驗證就是一個等值比較電路，將編碼器轉(zhuǎn)化后的8421BCD碼與預(yù)置密碼進行比較。VHDL源程序鍵附錄A2。 。從比較器仿真波形可以看出，當兩組數(shù)據(jù)y[3..0]與f[3..0]相等時輸出端dep輸出有效信號高電平給控制器，否則輸出低電平。圖 比較器仿真波形 。圖 比較器邏輯電路 比較計數(shù)器因為是串行輸入，密碼比較還需要一個計數(shù)器器。VHDL源程序見附錄A3。 。從波形圖可以看出，當復(fù)位信號clr為低電平時，時鐘脈沖輸入clk在上升沿有效，輸出端q[2..0]進行8進制計數(shù)，并且當計數(shù)到8個數(shù)時，進位信號CO8轉(zhuǎn)為高電平，表明密碼輸入完畢，可以開啟密碼鎖。圖 比較計數(shù)器仿真波形 。圖 比較計數(shù)器邏輯電路 密碼預(yù)置電路模塊 本設(shè)計采用內(nèi)置密碼設(shè)置，修改密碼需重構(gòu)邏輯。這里設(shè)定密碼為八位數(shù)12345678，同時密碼預(yù)置部分還需要判斷比較到第幾個數(shù)字。信號通過比較計數(shù)器獲得。VHDL源程序見附錄A4。 。從波形可以看出，從比較計數(shù)器過來的信號q[2..0]能正確的控制預(yù)置密碼的輸出。圖 密碼預(yù)置電路仿真波形 。圖 密碼預(yù)置邏輯電路 錯誤報警電路模塊當開門錯誤達到3次時，報警器將鳴叫。因此需要一個模3計數(shù)器。VHDL源程序見附錄A5。從波形圖可以看出，當復(fù)位信號clr為低電平時，時鐘脈沖輸入clk在上升沿有效，輸出端q[1..0]進行1進制計數(shù)，并且當計數(shù)到3個數(shù)時，進位信號co3轉(zhuǎn)為高電平，表明錯誤次數(shù)達到上限，開始報警。圖 報警計數(shù)器仿真波形 。圖 報警計數(shù)器邏輯電路 輸出電路模塊 輸出電路主要是一個門狀態(tài)電路，采用兩個RS觸發(fā)器輸出控制驅(qū)動電路。VHDL源程序見附錄A6。 ，在圖中z1為控制器端輸出的原始信號，將與其相反的qb信號加上非門為紅燈和綠燈的驅(qū)動信號。圖 觸發(fā)器模塊的仿真波形 。圖 觸發(fā)器模塊邏輯電路 控制器電路源程序與仿真 控制器是系統(tǒng)的最核心部分，對系統(tǒng)各模塊的輸入輸出進行邏輯綜合，從而達到設(shè)計要求?？刂破魇且粋€時序邏輯電路，是根據(jù)控制器詳細工作流程圖來設(shè)計。,。 圖415說明如下： 1: SETUP 2: SETUP 3: SATRA 4: START 5: OPEN?START?DATA_IN6: OPEN?START 7: OPEN?START?DATA_IN?DEP?CO88: OPEN?START?DATA_IN?DEP?CO8 9: OPEN?START?DATA_IN?DEP10: OPEN 11: DATA_IN?START?OPEN 12: DATA_IN?START?OPEN13: DATA_IN?START 14: DATA_IN 15: START?OPEN 16: START17: START?OPEN 18:CO3?START 19：CO3?START 20：CO321：ISETUP 22：ISETUP圖 控制器MDS圖采用一對一的方式，用7個觸發(fā)器QA、QB、QC、QD、QE、QF、QG表示7個狀態(tài)，則7個觸發(fā)器的激勵方程分別為QA=SETUP?QA+OPEN?DATA_IN?STARA?QD+QA?QB?QC?QD?QE?QF? QG QB=SETUP?QA+START?QB+ISETUP?QG QC=START?QB+QD?DATA_IN?START+QE?START+CO3?START?QF+OPEN?START?DATA_IN?QC+OPEN?START?QC+ OPEN?START?DATA_IN?DEP?CO8?QC QD=OPEN?START?DATA_IN?DEP?CO8?QC+DATA_IN?START?OPEN?QD QE=OPEN?START?DATA_IN?DEP?QC+DATA_IN?QD+START?OPEN?QE QF=START?OPEN?QE+OPEN?QC+CO3?START?QF QG=CO3?QF+ISETUP?QG 各有關(guān)輸出為 EN=QC+QD+QE+QF RESET_L=SETUPQA+ISETUPQG RESET_CNP=QB?START+QC?OPEN?START+QD?DATAIN?START+QE? START+QF?CO3?START CNP=QC?DATA_INOPEN?START HD=OPEN?QC+OPEN?QE?START LD=QD?OPEN?DATA_IN?START在編寫源程序時采用VHDL的數(shù)據(jù)流描述方式，根據(jù)得出的各狀態(tài)方程編寫程序。控制器VHDL源程序如下：library ieee。use 。use 。entity kong_zhi_qi is port(clk,setup,start,isetup,iopen,data_in,co8,co3,dep:in std_logic。 reset_l:out std_logic。 定義信號燈清零信號 ld:out std_logic。 定義綠色信號燈 hd:out std_logic。 定義紅色信號燈 p:out std_logic。 計數(shù)器脈沖信號 reset_p:out std_logic。 計數(shù)器清零信號 en:out std_logic。 鍵盤使能信號 qa,qb,qc,qd,qe,qf,qg:out std_logic)。 控制器狀態(tài)信號，用于測試end kong_zhi_qi。architecture behave of kong_zhi_qi issignal qa1,qb1,qc1,qd1,qe1,qf1,qg1:std_logic。 begin process(clk) begin if(clk39。event and clk=39。139。) then qa1=(not setup and qa1) or (iopen and (not data_in) and (not start) and qd1) or((not qa1)and(not qb1)and(not qc1)and(not qd1)and(not qe1)and(not qf1)and(not qg1))。 待鎖狀態(tài)A qb1=(setup and qa1)or((not start)and qb1)or(isetup and qg1)。 待鎖狀態(tài)B qc1=(start and qb1)or(qd1 and(not data_in)and start)or(qe1 and start)or((not co3)and start and qf1)or((not iopen)and(not start)and(not data_in)and qc1)or((not iopen)and start and qc1)or((not iopen)and(not start)and data_in and dep and (not co8)and qc1)。 輸入密碼狀態(tài)C qd1=((not iopen) and(not start)and data_in and dep and co8 and qc1)or((not data_in)and (not start)and (not iopen)and qd1)。 待啟動狀態(tài)D qe1=((not iopen) and(not start)and data_in and(not dep)and qc1)or(data_in and qd1)or((not start)and(not iopen)and qe1)。 預(yù)警狀態(tài)E qf1=((not start)and iopen and qe1)or(iopen and qc1)or((not start)and(not co3)and qf1)。 錯誤狀態(tài)F qg1=(co3 and qf1) o