基于fpga的電子密碼鎖的設計(編輯修改稿)
2025-07-15 14:19 本頁面
【文章內(nèi)容簡介】 過4位時，后面的輸入將被忽略。 顯示模塊 為了節(jié)省I/O管腳和芯片內(nèi)部資源，本設計采用動態(tài)掃描的方法進行顯示。模塊用100 kHz時鐘信號和人眼的視覺暫留效應使4位數(shù)碼管看起來像是同時點亮。圖4是根據(jù)VHDL代碼所繪制的顯示模塊框圖。其中多路數(shù)據(jù)選擇器是由按鍵次數(shù)（NC）控制選擇哪一個數(shù)碼管和哪一組輸入數(shù)據(jù)。 系統(tǒng)主控模塊 此模塊是系統(tǒng)的核心控制模塊，系統(tǒng)的所有控制行為都是由它完成的，采用狀態(tài)機（FSM）來描述系統(tǒng)的控制行為。由于多進程編程狀態(tài)機的輸出是由組合電路發(fā)出的，如果這些輸出信號被用作時鐘信號，則極易產(chǎn)生錯誤的驅(qū)動，其優(yōu)勢是由時序器件同步輸出，輸出信號不會出現(xiàn)毛刺現(xiàn)象，從而很好地避免了競爭冒險的發(fā)生。缺點是與多進程狀態(tài)機相比，輸出信號要晚一個時鐘周期。通過反復試驗在VHDL編程時將輸出信號與狀態(tài)轉換同步進行，從而很好地解決了輸出信號滯后的問題。圖5為主控模塊的狀態(tài)轉換圖。其中S0為系統(tǒng)上電初始化狀態(tài)，也是系統(tǒng)復位后所轉入的狀態(tài)。本設計設置S0狀態(tài)的另一主要原因是考慮到一個完備的狀態(tài)機應該具備初始化狀態(tài)和默認狀態(tài)。當芯片加電或者復位后，狀態(tài)機應該能夠自動將所有判斷條件復位，并進入初始化狀態(tài)。但需要強調(diào)的是，大多數(shù)FPGA有GSR（Global Set/Reset）信號，當FPGA加電后，GSR信號拉高，對所有的寄存器，RAM等單元復位/置位，這時配置于FPGA的邏輯并未生效；不能保證正確地進入初始化狀態(tài)。所以使用GSR企圖進入FPGA的初始化狀態(tài)，常常會產(chǎn)生種種不必要的麻煩[。S1為上鎖狀態(tài)，S2為解鎖狀態(tài)，S3為解鎖錯誤次數(shù)記錄狀態(tài)，S4為系統(tǒng)報警狀態(tài)，S5為開鎖狀態(tài)，S6為密碼更改狀態(tài)。3． 重要程序模塊分析1，密碼設置模塊 process(clk) 定義個存儲器將密碼存放在keyin中 begin if clk39。event and clk=39。139。 then keyin=key。 end if。end process。 prr=pdan or rw1 or rin or ok。st: process(keyin,prr,ok1) 第一次修改密碼 begin if ok1=39。139。 then start=39。039。 elsif (keyin/=000000 and
環(huán)評公示相關推薦
鄂ICP備17016276號-1