【文章內容簡介】 控制器的傳送狀態(tài)DMAC 是作為兩種存儲實體之間實現(xiàn)高速數(shù)據(jù)傳送而設計的專用處理器。它與其他外圍接口控制器件不同，它具有接管和控制計算機系統(tǒng)總線(包括數(shù)據(jù)、地址和控制總線) 的能力，即它能取代 CPU 而成為系統(tǒng)的主控者。但在它取得總線控制權之前，又與其他 I/O 接口芯片一樣受 CPU 的控制。因此，DMA 控制器在系統(tǒng)中有兩種工作狀態(tài)：主動態(tài)與被動態(tài).。其對應的兩種地位：主控器和受控器。(1)主動態(tài)：是指 DMA 具有接管和控制微機系統(tǒng)總線的功能，即取代 CPU 而成為系統(tǒng)的控制者，向存儲器與外設發(fā)號施令。此時，它通過總線向存儲或外設發(fā)出地址和讀寫信號，以控制兩存儲實體(存儲器與外設)間的數(shù)據(jù)傳送。DMA 操作期間，控制系統(tǒng)總線，控制 M 與 I/O 的數(shù)據(jù)傳送(通過總線向 M 或 I/O 發(fā)出地址和讀寫信號：DMA 寫操作：DMAC 發(fā)出 IOR 和 MEMW 信號，存儲器 ←外設；DMA 讀操作：DMAC 發(fā)出 IOW 和 MEMR 信號，存儲器→外設。)(2)被動態(tài)：指 DMA 控制器在沖線控制權取得前同其他 I/O 接口芯片一樣，受CPU 的控制。非 DMA 操作期間，受 CPU 控制檢測 CS 和 DREQ 信號(一般當 DMAC上電或者復位時，DMAC 自動處于被動狀態(tài))。由 CPU 對 DMAC 編程，確定通道選擇、DMA 操作類型及方式、內存首址、地址傳送方向、傳送字節(jié)數(shù)；傳送完畢讀 DMAC的狀態(tài) [18][21]。通過對 DMAC 在系統(tǒng)中的兩種工作狀態(tài)的分析可知：在 DMA 操作過程中，總線控制權在 DMAC 與 CPU 之間轉移。當 DMAC 收到從外部設備發(fā)出的請求信號時，DMAC 經判優(yōu)及屏蔽處理后向總線仲裁器送出總線請求信號要求占用總線。經總線仲裁器裁決，CPU 完成總線周期后進入總線保持狀態(tài)，使 CPU 對總線的控制失效，并發(fā)出總線回答信號通知 DMAC，CPU 已交出系統(tǒng)總線控制權。此時 DMAC 接管總線控制權，然后由它向 I/O 設備發(fā)出 DMA 應答信號。 DMA 操作的基本方法DMA 技術的出現(xiàn)，使得外圍設備可以通過 DMA 控制器直接訪問內存，與此同時，CPU 可以繼續(xù)執(zhí)行程序。 DMA 控制器與 CPU 分時使用內存通常采用一下三種方法：(1)停止 CPU 訪問內存：當外圍設備要求傳送一批數(shù)據(jù)時，由 DMA 控制器發(fā)一個停止信號給 CPU，要求 CPU 放棄對地址總線、數(shù)據(jù)總線和有關的控制總線的使用權。DMA 控制器獲得總線控制權以后，開始進行數(shù)據(jù)傳送。在一批數(shù)據(jù)傳送完畢后，理工大學學士學位論文11DMA 控制器通知 CPU 可以使用內存，并把總線控制權交還給 CPU。在這種 DMA 傳送過程中，CPU 基本處于不工作狀態(tài)或者說保持狀態(tài)。這種傳送方式的時間圖如下：內存工作時間CPU 控制并使用內存DMA 工作并使用內存圖 停止 CPU 訪問其優(yōu)點是：控制簡單，它適用于數(shù)據(jù)傳輸率很高的設備進行成組傳送。其缺點是：在 DMA 控制器訪內階段，內存的效能沒有充分發(fā)揮，相當一部分內存工作周期是空閑的。這是因為，外圍設備傳送兩個數(shù)據(jù)之間的間隔一般總是大于內存存儲周期，即使高速 I/O 設備也是如此 [16]。(2)周期挪用：當 I/O 設備沒有 DMA 請求時，CPU 按程序要求訪問內存；一旦 I/O設備有 DMA 請求，則由 I/O 設備挪用一個或者幾個內存周期。這種傳送方式的時間圖如下圖所示：內存工作時間CPU 控制并使用內存DMA 工作并使用內存圖 周期挪用與停止 CPU 訪問的 DMA 方法相比較，周期挪用的方法既實現(xiàn)了 I/O 傳送，又較好的發(fā)揮了內存和 CPU 的效率，是一種廣泛采用的方法。但是 I/O 設備每一次周期挪用都有申請總線控制權和歸還總線控制權的過程，所以傳送一個字對內存來說要占用一個周期，但對 DMA 控制器來說一般要 2—5 個內存周期( 視邏輯線路的延遲而定)。因此，周期挪用的方法適用于 I/O 設備讀寫周期大于內存存儲周期的情況 [16]。(3)DMA 與 CPU 交替訪問：如果 CPU 的工作周期比內存存取周期長很多，此時采用交替訪內的方法可以使 DMA 傳送和 CPU 同時發(fā)揮最高的效率。假設 CPU 工作周期為 ，內存存取周期小于 ，那么一個 CPU 周期可分為 C1 和 C2 兩個分周期，理工大學學士學位論文12其中 C1 供 DMA 控制器訪內，C2 供 CPU 訪內。這種傳送方式的時間圖如下：內存工作時間CPU 控制并使用內存DMA 工作并使用內存圖 DMA 與 CPU 交替訪問這種方式不需要總線使用權的申請、歸還過程，總線使用權是通過 C1 和 C2 分時進行的。CPU 和 DMA 控制器各自有自己的訪內地址寄存器、數(shù)據(jù)寄存器和讀/ 寫信號等控制寄存器。在 C1 周期中，如果 DMA 控制器有訪內請求，可將地址、數(shù)據(jù)等信號送到總線上。在 C2 周期中，如 CPU 有訪內請求，同樣將傳送地址、數(shù)據(jù)等信號。事實上，對于總線，這是用 C1，C2 控制的一個多路轉換器，掌握中總線控制權的轉移幾乎不需要什么時間，所以對 DMA 傳送來講效率是很高的。這種傳送方式又稱為“通行的 DMA”方式，其來由是這種 DMA 傳送對 CPU 來說，如同透明的玻璃一般，沒有任何感覺或者影響。在透明的 DMA 方式下工作， CPU 既不停止主程序的運行，也不進入等待狀態(tài)，是一種高效率的工作方式。當然，相應的硬件邏輯就更加復雜 [16][17]。 選擇型和多路型 DMA 控制器 選擇型 DMA 控制器選擇型 DMA 控制器在物理上可以連接多個設備，而在邏輯上只允許連接一個設備。換句話說，在某一個時間段內只能為一個設備提供服務。選擇型 DMA 控制器的工作原理與基本 DMA 控制器大致相同。除了前面提到的基本邏輯部件外，還有一個設備號寄存器。數(shù)據(jù)傳送是以數(shù)據(jù)塊為單位進行的，在每個數(shù)據(jù)塊傳送之前的預置階段，除了用程序中的 I/O 指令給出數(shù)據(jù)塊的傳送個數(shù)、起始地址、操作命令外，還要給出所選擇的設備號。從預置開始，一直到這個數(shù)據(jù)塊傳送結束，DMA 控制器只為所選的設備提供服務。下一次預置時再根據(jù) I/O 指令指出的設備號，為所選擇的另一設備提供服務。顯然，選擇型 DMA 控制器相當于一個邏輯開理工大學學士學位論文13關，根據(jù) I/O 指令來控制此開關與某個設備連接。選擇型 DMA 控制器只增加了少量的硬件就達到為多個外圍設備提供服務的目的，它特別適合于數(shù)據(jù)傳輸率很高甚至接近于主存存取速度的設備，在高速傳送完一個數(shù)據(jù)塊后，控制器又可為其他設備提供服務 [11][12]。圖 選擇型 DMA 控制器的邏輯框圖 多路型 DMA 控制器與選擇型 DMA 方式相比，多路型 DMA 不僅在物理上可以連接多個外圍設備，而且在邏輯上也允許這些外圍設備同時工作，各個設備以字節(jié)交叉方式通過 DMA 控制器進行數(shù)據(jù)傳送。多路型 DMA 控制器適合于同時為多個慢速外圍設備提供服務。多路型 DMA 控制器可以對多個獨立的 DMA 通路進行控制。當某個外圍設備請求DMA 服務時，操作過程如下：(1)DMA 控制器接到設備發(fā)出的 DMA 請求，將請求轉送到 CPU。(2)CPU 在適當?shù)臅r刻響應 DMA 請求。若 CPU 不需要占用總線則繼續(xù)執(zhí)行指令；若 CPU 需要占用總線則進入等待狀態(tài)。(3)DMA 控制器接到 CPU 的響應信號后，進行以下工作：①對現(xiàn)有 DMA 請求中理工大學學士學位論文14優(yōu)先權最高的請求予以響應；②選擇相應的地址寄存器的內容來驅動地址總線； ③根據(jù)所選設備操作寄存器的內容，向總線發(fā)出讀、寫信號；④外圍設備向數(shù)據(jù)總線傳送數(shù)據(jù)，或從數(shù)據(jù)總線接收數(shù)據(jù)；⑤每個字節(jié)傳送完畢后， DMA 控制器使相應的地址寄存器和長度寄存器加“1”或減 “1”。以上是一個 DMA 請求的過程，在一批數(shù)據(jù)傳送過程中，要多次重復上述過程，直到外圍設備表示一個數(shù)據(jù)塊已傳送完畢，或該設備的長度控制器判定傳送長度已滿。多路型 DMA 控制器分為鏈式多路型 DMA 控制器及獨立請求方式多路型 DMA 控制器。圖 (a)為鏈式多路型 DMA 控制器的原理框圖，圖 (b)為獨立請求方式型 DMA控制器的原理框圖 [11][12]。圖 （a） 鏈式多路型 DMA 控制器的原理框圖圖 （b） 獨立請求方式型 DMA 控制器的原理框圖 DMA 控制器在現(xiàn)實中的應用DMA 控制器的主要用途是在 CPU 不干涉的情況下，負責存儲器之間或存儲器和外圍設備之間的數(shù)據(jù)交換。這種用途不僅僅可以加快存儲器之間大數(shù)據(jù)量的交換，更重要的是，CPU 可以從大數(shù)據(jù)量交換、分散數(shù)據(jù)收集、慢速設備的訪問中解放出來，從而提高 CPU 的利用效率。目前國外的 DMA 技術己經逐漸實現(xiàn)數(shù)據(jù)交換的智能化和通道化。DMA 不僅可以按照總線協(xié)議進行數(shù)據(jù)交換，而且可以編程設置多種功能。理工大學學士學位論文15一種智能化表現(xiàn)就是 DMA 采用鏈表形式，完成多任務數(shù)據(jù)傳輸。任務鏈表存放在存儲器中，DMA 從存儲器中讀取任務鏈表，根據(jù)鏈表中的內容完成相應的操作。DMA 也可以操作鏈表，實現(xiàn)和鏈表生成者的交互。采用鏈表形式，一個 DMA 就可以自動地為多個有序設備服務。另一種智能化表現(xiàn)為 DMA 對特定協(xié)議的識別，比對某種串行通訊協(xié)議的識別，從而可以完成串行數(shù)據(jù)的基本解包、打包任務。這種衍生功能和 DMA 的通道化技術聯(lián)系比較緊密 [19]。DMA 通道化技術就是讓 DMA 為某個或某些特定的設備服務，提高這些設備 (往往是高速串行設備、存儲器)的智能化，減少 CPU 的干涉。在大型計算機系統(tǒng)中，為了輔助 CPU 對大量外圍設備進行管理，普遍采用了 I/O 通道技術。I/O 通道技術是 DMA概念的擴展。I/O 通道具備執(zhí)行 I/O 指令來完成對 I/O 操作控制的能力。由通道技術發(fā)展起來的通道處理機可以看作是一臺能夠執(zhí)行有限輸入輸出指令，并且能被多臺外圍設備共享的小型 DMA 專用處理機。DMA 通道由于可以執(zhí)行簡單的微指令，因此可以很方便地完成對一個或多個設備的控制。用戶程序首先根據(jù)不同的設備號和數(shù)據(jù)傳輸任務生成設備管理程序。在管理程序里定義 DMA 通道程序(比如鏈式 DMA 中的任務鏈表)，并在初始化 DMA 通道后啟動 I/O 設備。 DMA 通道接收到 I/O 設備提出的請求或管理程序提供的內部請求后，開始讀取通道程序。DMA 通道從通道程序中知道目標設備( 目標地址)、源設備(源地址)、數(shù)據(jù)大小( 數(shù)據(jù)量 )，并根據(jù)微控制指令得到更詳細的控制信息，然后根據(jù)通道程序定義的數(shù)據(jù)傳輸(和簡單處理) 任務開始工作。在完成通道程序定義的所有任務后，DMA 通道提出中斷請求。CPU 根據(jù)中斷請求進入中斷服務程序，判斷 DMA 通道完成任務的情況，并決定是否設置新的通道任務。由于通道程序可以設置多個有序任務，DMA 通道可以很方便地實現(xiàn)對多個設備的控制 [20]。目前，DMA 在高速數(shù)據(jù)傳輸、慢速設備管理、零散數(shù)據(jù)收集等方面得到廣泛應用。采用通道程序可以很方便地實現(xiàn)不同地址段之間的數(shù)據(jù)傳輸，因此 DMA 在存儲器分頁操作、虛擬地址映射等非連續(xù)性地址的數(shù)據(jù)傳輸中得到應用。在一些 Cache 訪問中，為了提高數(shù)據(jù)傳輸速度，也采用 DMA 來實現(xiàn)數(shù)據(jù)在總線上的直接交換。國內有人研究利用 DMA 芯片或 DMA 接口電路進行高速數(shù)據(jù)采集。在圖像處理系統(tǒng)中，DMA 控制器也有廣泛應用和前景。系統(tǒng)中采用 DSP 的片上 DMA 控制器，以 DMA 數(shù)據(jù)傳輸方式將圖像數(shù)據(jù)從片外直接提取到片內。DSP 的DMA 控制器可以在沒有 CPU 參與的情況下完成存儲器映射區(qū)之間的數(shù)據(jù)傳輸。DMA理工大學學士學位論文16允許在片內存儲器、片內外設或外部器件之間進行數(shù)據(jù)傳輸。例如 TI 公司的TMS320VC5416 的 DMA 集成了 6 個相互獨立的可編程的傳輸通道，允許進行 6 種不同內容的數(shù)據(jù)傳送，具有快速、大批量的特點。對于通訊微處理器而言，DMA 的介入主要是為了提高處理器數(shù)據(jù)通訊的能力。MOTOROLA 的 MPC8240 微處理器就安排了兩個 DMA 通道負責串行設備的數(shù)據(jù)傳輸。AMD 公司的 AM186CC 系列微處理器/微控制器設置了十多個 DMA，負責串行設備的數(shù)據(jù)通訊。DMA 處理串行數(shù)據(jù)的接收發(fā)送，可以減少串行設備中斷 CPU 的次數(shù)，提高 CPU 的工作效率。在有些高速串行數(shù)據(jù)中，數(shù)據(jù)間隔可能很短，CPU 的中斷反應時間可能太慢，此時必需采用 DMA 提高數(shù)據(jù)傳輸?shù)姆磻獣r間。比如在 AM186CC 系列微處理器中 DMA 采用了鏈式傳輸方式完成HDLC(高級數(shù)據(jù)鏈路控制器，一種高性能同步串口控制器)與存儲器之間的數(shù)據(jù)交換，由于 DMA 直接讀取存儲器中鏈表得知下一個傳輸任務，就不存在 CPU 中斷反應的環(huán)節(jié)，保證了數(shù)據(jù)安全地被接收到存儲器 [24][25]。理工大學學士學位論文173 DMA 控制器的行為級設計本文所要設計的是一個同步 DMA 控制器電路系統(tǒng)，用來控制內存與外設之間的數(shù)據(jù)交流。本章結合對工作要求和環(huán)境的考慮，并依據(jù)前兩章所介紹的 DMA 與 DMA控制器的基本理論，制定了此電路系統(tǒng)的總體設計方案并完成了電路的行為級設計。 設計方案 設計說明(1) 設計方法：硬件電路的基本設計方法主要是指：傳統(tǒng)的“BottomUp” 的設計方法和新興的“TopDown” 的 EDA 設計方法。由于 TopDown 的設汁方法是首先從系統(tǒng)設計人手，從頂層進行功能劃分和結構設