【文章內(nèi)容簡(jiǎn)介】 咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC或FPGA／CPLD中的預(yù)先設(shè)計(jì)好的電路功能模塊。IP可以分為軟IP、固IP和硬IP三大類。軟IP，是用VHDL等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體電路元件實(shí)現(xiàn)這些功能。軟IP通常是以硬件描述語(yǔ)言HDL源文件的形式出現(xiàn)，應(yīng)用開(kāi)發(fā)過(guò)程與普通的HDL設(shè)計(jì)也十分相似，只是所需的開(kāi)發(fā)軟硬件環(huán)境比較昂貴。軟IP的設(shè)計(jì)周期短，設(shè)計(jì)投入少。軟IP的弱點(diǎn)是在一定程度上使后續(xù)工序無(wú)法適應(yīng)整體設(shè)計(jì)，從而需要一定程度的軟口修正，在性能上也不可能獲得全面的優(yōu)化。固IP，是完成了綜合的功能塊。電子設(shè)計(jì)領(lǐng)域的4綜合”即：將用行為和功能層次表達(dá)的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實(shí)現(xiàn)的模塊組合裝配而成的過(guò)程。固IP有較大的設(shè)計(jì)深度，以網(wǎng)表文件的形式提交客戶使用。如果客戶與固IP使用同一個(gè)IC生產(chǎn)線的單元庫(kù)，IP應(yīng)用的成功率會(huì)高得多。硬IP提供設(shè)計(jì)的最終階段產(chǎn)品是掩模。隨著設(shè)計(jì)深度的提高，后續(xù)工序所需要做的事情就越少，當(dāng)然，靈活性也就越小。由于通信系統(tǒng)越來(lái)越復(fù)雜，CPLD的設(shè)計(jì)也更加龐大，這增加了市場(chǎng)對(duì)IP核的需求。各大FPGA／CPLD廠家繼續(xù)開(kāi)發(fā)新的商品講，并且開(kāi)始提供“硬件”印，即將一些功能在出廠時(shí)就固化在芯片中。由此可見(jiàn)，三種IP核各有優(yōu)缺點(diǎn)，具體設(shè)計(jì)什么樣的IP核，要根據(jù)IP核應(yīng)用的范圍和實(shí)現(xiàn)的功能等方面來(lái)決定。從國(guó)外的IP核設(shè)計(jì)和使用情況看，IP核在ASIC和現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)中使用較多。 設(shè)計(jì)工具一Quartus IIQuartus II是Altera提供的FPGA／CPLD開(kāi)發(fā)集成環(huán)境，Altera是世界最大的可編程邏輯器件供應(yīng)商之一。Quartus II在21世紀(jì)初推出，是Altera前一代FPGA／CPLD集成開(kāi)發(fā)環(huán)境MAX+plus II的更新?lián)Q代產(chǎn)品，其界面友好，使用便捷。在Quartus II上可以完成基于EDA技術(shù)的整個(gè)開(kāi)發(fā)流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Altera的Quartus II提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，也是單芯片可編程系統(tǒng)(SOPC)設(shè)計(jì)的綜合性環(huán)境和SOPC開(kāi)發(fā)的基本設(shè)計(jì)工具，并為Altera DSP開(kāi)發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了集成綜合環(huán)境。Quartus II包括模塊化的編譯器。編譯器包括的功能模塊有分析／綜合器)、適配器、裝配器、時(shí)序分析器、設(shè)計(jì)輔助模塊、EDA網(wǎng)表文件生成器、編輯數(shù)據(jù)接口等?？梢酝ㄟ^(guò)選擇Start Compilation來(lái)運(yùn)行所有的編譯器模塊，也可以通過(guò)選擇Start單獨(dú)運(yùn)行各個(gè)模塊。還可以通過(guò)選擇Compiler Tool(Tools菜單)，在Compiler Tool窗口中運(yùn)行該模塊來(lái)啟動(dòng)編譯器模塊。在Compiler Tool窗口中，可以打開(kāi)該模塊的設(shè)置文件或報(bào)告文件，或打開(kāi)其他相關(guān)窗口。Quartus II編譯器支持的硬件描述語(yǔ)言有VHDL(支持VHDL87 VHDL97標(biāo)準(zhǔn))、Verilog HDL及AHDL(Altera HDL)。Quartus II支持層次化設(shè)計(jì)，可以在一個(gè)新的編輯輸入環(huán)境中對(duì)使用不同輸入設(shè)計(jì)方式完成的模塊(元件)進(jìn)行調(diào)用，從而解決了原理圖與HDL混合輸入設(shè)計(jì)的問(wèn)題。在設(shè)計(jì)輸入之后，Quartus II的編譯器將給出設(shè)計(jì)輸入的錯(cuò)誤報(bào)告。 小結(jié)本章首先介紹了有關(guān)EDA技術(shù)的知識(shí)，包括EDA技術(shù)的概念、特點(diǎn)、應(yīng)用形式、設(shè)計(jì)方法等。然后對(duì)于本文所用到的設(shè)計(jì)語(yǔ)言、工具以及實(shí)現(xiàn)載體也分別做了介紹。為在后續(xù)章節(jié)中，進(jìn)行應(yīng)用層面的討論與研究打下基礎(chǔ)。3 MCS51 IP核的設(shè)計(jì)與實(shí)現(xiàn) MCS一51系列單片機(jī)是繼MCS48系列之后推出的8位高檔單片機(jī)。與MCS48單片機(jī)相比，它的結(jié)構(gòu)更先進(jìn)，功能更強(qiáng)，在原來(lái)的基礎(chǔ)上增加了更多的電路單元和指令。MCS51單片機(jī)可以算是相當(dāng)成功的產(chǎn)品，一直到現(xiàn)在，MCS51系列及其兼容的單片機(jī)仍是應(yīng)用的主流產(chǎn)品，也是我國(guó)日前應(yīng)用最廣的一種單片機(jī)系列。8051是MCS51系列單片機(jī)的最初產(chǎn)品，也是MCS51系列器件的核心。本章就是以8051為器件原型，具體分析它的結(jié)構(gòu)與工作原理，然后利用VHDL語(yǔ)言設(shè)計(jì)以8051為內(nèi)核的IP軟核，并在Quartus II 。 MCS51系列單片機(jī)的內(nèi)部結(jié)構(gòu)，其各功能部件主要包括中央處理器、存儲(chǔ)器、I／O電路、全雙工串行口、定時(shí)肘數(shù)器和中斷系統(tǒng)6個(gè)單元，它們都由內(nèi)部總線緊密連在一起。下面我們分別加以說(shuō)明：CPUROMRAM并行I/O口串 行I/0口定時(shí)器中斷系統(tǒng) 單片機(jī)的內(nèi)部功能圖1．中央處理器(CPU)中央處理器是整個(gè)單片機(jī)的核心部件，由算術(shù)邏輯單元、控制邏輯、專用寄存器組三部分組成，數(shù)據(jù)寬度是8位，能處理8位二進(jìn)制數(shù)據(jù)或代碼。CPU負(fù)責(zé)控制、指揮和調(diào)度整個(gè)單元系統(tǒng)協(xié)調(diào)的工作，完成運(yùn)算和控制輸入輸出功能等操作。2．存儲(chǔ)器程序存儲(chǔ)器(ROM)：用于存放用戶程序，原始數(shù)據(jù)或表格。數(shù)據(jù)存儲(chǔ)器(RAM)：8051有數(shù)據(jù)存儲(chǔ)單元和專用寄存器單元，專用寄存器只存控制指令數(shù)據(jù)，不存用戶數(shù)據(jù)，用戶只能訪問(wèn)。故用戶可用RAM存讀寫(xiě)數(shù)據(jù)、運(yùn)算中間結(jié)果，用戶定義的字型表。3．并行輸入輸(I／O)口8051共有4組8位I／0口(PO、PP2或P3)，用于對(duì)外部數(shù)據(jù)的傳輸。所有4個(gè)端口都是雙向口，每個(gè)端口都包含一個(gè)鎖存囂，一個(gè)輸出驅(qū)動(dòng)器和輸入緩沖器。4．全雙工串行口8051內(nèi)置一個(gè)全雙工串行通信口，用于與其它設(shè)備間的串行數(shù)據(jù)傳送，該串行口既可作異步通信收發(fā)器，亦可作同步移位器。通過(guò)設(shè)置串行口控制寄存器SCON決定串口的4種工作模式。5．定時(shí)／計(jì)數(shù)器8051有兩個(gè)16位的可編程定時(shí)崩傲器，以實(shí)現(xiàn)定時(shí)或計(jì)數(shù)，產(chǎn)生中斷用于控制程序轉(zhuǎn)向。通過(guò)設(shè)置控制寄存器TMOD來(lái)決定定時(shí)／計(jì)數(shù)器如何工作。定時(shí)／計(jì)數(shù)器可以計(jì)算輸入端發(fā)生的邏輯變化，也可以作為16位計(jì)數(shù)器在每一機(jī)器周期計(jì)數(shù)。6．中斷系統(tǒng)8051具備較完善的中斷功能，有兩個(gè)外中斷、兩個(gè)定時(shí)／計(jì)數(shù)器中斷和一個(gè)串行中斷，可滿足不同的控制要求，并具有2級(jí)優(yōu)先級(jí)別選擇。 CPU時(shí)序的概念及8051的指令系統(tǒng) CPU時(shí)序CPU執(zhí)行一條指令的時(shí)間稱為指令周期。指令周期是以機(jī)器周期為單位的。MCS一51典型的指令周期為一個(gè)機(jī)器周期。MCS51單片機(jī)規(guī)定：一個(gè)機(jī)器周期包括6個(gè)狀態(tài)S1S6，每個(gè)狀態(tài)又分兩部分：相位l(PI)、相位2(P2)，即每個(gè)狀態(tài)包括2個(gè)振蕩周期。因此，有下式成立；1個(gè)機(jī)器周期=6個(gè)狀態(tài)=12個(gè)振蕩周期這樣，一個(gè)機(jī)器周期包括編號(hào)為SIPI(狀態(tài)l，相位1)到S6P2(狀態(tài)6，相位2)共12個(gè)振蕩周期。在每個(gè)機(jī)器周期，ALE信號(hào)兩次有效，一次發(fā)生在S1P2到S2PI期間，一次發(fā)生在S4P2到S6PI期間。8051的指令有單字節(jié)，雙字節(jié)和三字節(jié)的，所以它們所需指令周期不盡相同，可能包括一到四個(gè)不等的機(jī)器周期。但是在本文所設(shè)計(jì)的8051 IP核中，并沒(méi)有采用機(jī)器周期的概念，而是使用時(shí)鐘周期來(lái)代替機(jī)器周期，將各條指令均設(shè)計(jì)在l到4個(gè)時(shí)鐘周期內(nèi)完成，以使所設(shè)計(jì)的IP0核在一個(gè)時(shí)鐘周期內(nèi)所要完成的任務(wù)和原有8051單片機(jī)中一個(gè)機(jī)器周期所要完成的任務(wù)基本一致。采用這種設(shè)計(jì)方法，縮短了指令的執(zhí)行時(shí)間，加快了單片機(jī)的運(yùn)行速度，實(shí)現(xiàn)了對(duì)原8051性能的優(yōu)化與提高。 指令系統(tǒng)MCS51指令系統(tǒng)是一種筒明、易掌握、功能強(qiáng)的指令系統(tǒng)，共有111條指令，其中單字節(jié)指令49條，雙字節(jié)指令45條，三字節(jié)指令17條。按照指令實(shí)現(xiàn)的功能可以劃分為五類，分別是：數(shù)據(jù)傳送類指令(29)：實(shí)現(xiàn)各特殊寄存器、RAM存儲(chǔ)單元之間的數(shù)據(jù)傳送。這類指令主要涉及寄存器、RAM讀／寫(xiě)，數(shù)據(jù)總線和地址總線的控制。另外由于8051提供位操作指令，因此在硬件上需要設(shè)計(jì)特殊的硬件邏輯以支持這類操作。算術(shù)運(yùn)算類指令(24)與邏輯運(yùn)算類指令(24)，實(shí)現(xiàn)加、減、乘、除、與、或、取反、異或、二到十進(jìn)制數(shù)據(jù)轉(zhuǎn)換的操作。這類指令主要在ALU部分實(shí)現(xiàn)?？刂妻D(zhuǎn)移類指令(17)：實(shí)現(xiàn)程序的跳轉(zhuǎn)、調(diào)用、(中斷)返回。操作主要涉及程序計(jì)數(shù)器的調(diào)整，給ROM提供正確的指令地址。返回和中斷返回指令RET，RETl指令涉及堆棧指針SP的操作。布爾處理(位處理)類指令(17)：實(shí)現(xiàn)位的邏輯運(yùn)算、傳送以及判位跳轉(zhuǎn)．基于這l11條指令，MCS51單片機(jī)有7種尋址方式，分別是立即尋址、直接尋址，寄存器尋址、寄存器間接尋址、基址寄存器加變址寄存器的間接尋址、相對(duì)尋址和位尋址