【文章內(nèi)容簡(jiǎn)介】 擊此條提示信息，在閃動(dòng)的光標(biāo)處（或附近）仔細(xì)查找，改正后存盤，再次進(jìn)行編譯，直到?jīng)]有錯(cuò)誤為止。編譯成功的標(biāo)志是所有進(jìn)程都完成。 （ 2） 閱讀編譯報(bào)告 編譯成功后可以看到編譯報(bào)告。左邊欄目是編譯處理信息目錄，右邊是編譯報(bào)告。這些信息也可以在 Processing 菜單下的 Compilation Report 處見(jiàn)到。 4． 仿真 對(duì)工程編譯通過(guò)后，必須對(duì)其功能和時(shí)序性質(zhì)進(jìn)行仿真測(cè)試，以了 解設(shè)計(jì)結(jié)果是否滿足原設(shè)計(jì)要求。 （ 1） 打開(kāi)波形編輯器 單擊 File→New 選項(xiàng)，打開(kāi)文件選擇窗口。然后單擊 Other Files 選項(xiàng)卡，選擇其中的 Vector Waveform File 選項(xiàng)。 （ 2）設(shè)置仿真時(shí)間區(qū)域 為了使仿真時(shí)間設(shè)置在一個(gè)合理的時(shí)間區(qū)域上，單擊 Edit→End Time 選項(xiàng)，在彈出窗口中的 Time 輸入框鍵入 50，單位選 “ us” ，即整個(gè)仿真域的時(shí)間設(shè)定為50 微秒 ，單擊 OK 按鈕，結(jié)束設(shè)置。 （ 3） 輸入信號(hào)節(jié)點(diǎn) 單擊 View→Utility Windows→Node Finder 選項(xiàng)，會(huì)打開(kāi) 一個(gè)對(duì)話框。在該對(duì)話框的 Filter 空白欄中選 Pins： all，然后點(diǎn)擊【 list】按鈕。在下方的 Nodes Found 窗口中會(huì)出現(xiàn)了設(shè)計(jì)工程的所有端口管腳名。 8 用鼠標(biāo)將輸入端口節(jié)點(diǎn) A、 B 和輸出信號(hào)節(jié)點(diǎn) C 逐個(gè)拖到波形編輯窗口。 （ 4） 編輯輸入波形 波形編輯器的按鈕操作方法與 MAX+plusⅡ 相同。利用這些按鈕，分別給輸入管腳編輯波形。 （ 5） 啟動(dòng)仿真及閱讀仿真報(bào)告 單擊標(biāo)題欄中的 Processing→Start Simulation 選項(xiàng)，即可啟動(dòng)仿真器。 （四）硬件 FPGA FPGA（ Field－ Programmable Gate Array），即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、 GAL、 CPLD 等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn) [11]。 FPGA 采用了邏輯單元陣列 LCA（ Logic Cell Array）這樣一個(gè)概念，內(nèi)部包括可配置邏輯模塊 CLB（ Configurable Logic Block）、輸出輸入模塊 IOB（ Input Output Block）和內(nèi)部連線（ Interconnect）三個(gè)部分。 FPGA 的基本特點(diǎn)主要有： (1）采用 FPGA 設(shè)計(jì) ASIC 電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。 (2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 (3） FPGA 內(nèi)部有豐富的觸發(fā)器和 I／ O 引腳。 (4） FPGA 是 ASIC 電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 (5) FPGA 采用高速 CHMOS 工藝，功耗低，可以與 CMOS、 TTL 電平兼容。 可以說(shuō)， FPGA 芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。 FPGA 是由存放在 片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。 加電時(shí)， FPGA 芯片將 EPROM 中數(shù)據(jù)讀入片內(nèi)編程 RAM 中，配置完成后， FPGA進(jìn)入工作狀態(tài)。掉電后， FPGA 恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此， FPGA 能夠反復(fù)使用。 FPGA 的編程無(wú)須專用的 FPGA 編程器，只須用通用的 EPROM、 PROM編程器即可。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此， FPGA 的使用非常靈 9 活。 FPGA 有多種配置模式：并行主模式為一片 FPGA 加一片 EPROM 的方式；主從模式可以支持一片 PROM 編程多片 FPGA；串行模式可以采用串行 PROM 編程 FPGA；外設(shè)模式可以將 FPGA 作為微處理器的外設(shè)，由微處理器對(duì)其編程 [6]。 如何實(shí)現(xiàn)快速的時(shí)序收斂、降低功耗和成本、優(yōu)化時(shí)鐘管理并降低 FPGA 與PCB 并行設(shè)計(jì)的復(fù)雜性等問(wèn)題，一直是采用 FPGA 的系統(tǒng)設(shè)計(jì)工程師需要考慮的關(guān)鍵問(wèn)題。如今，隨著 FPGA 向更高密度、更大容量、更低功耗和集成更多 IP的方向發(fā)展，系統(tǒng)設(shè)計(jì)工程師在從這些優(yōu)異性能獲益的 同時(shí)，不得不面對(duì)由于FPGA 前所未有的性能和能力水平而帶來(lái)的新的設(shè)計(jì)挑戰(zhàn) [12]。 三、交通控制器的設(shè)計(jì) （一）系統(tǒng)設(shè)計(jì)要求 圖 31 十字路口交通燈 該交通管理器十字路口甲、乙兩條道路（如圖 31）的紅、黃、綠三色燈，指揮車輛和行人安全通行，交通管理示意圖如圖 32 所示，圖中， R Y G1是甲道紅、黃、綠燈； R Y G2 是乙道紅、黃、綠燈。 R1 Y1 G1 R2 Y2 G2 甲 道 乙 道 10 圖 32 十字路口交通管理示意圖 (二 ) 系統(tǒng)設(shè)計(jì)方案 該交通管理器由控制器和受其控制的 3 個(gè)定時(shí)器以及 6 個(gè)交通管理燈組成。圖中 3 個(gè)定時(shí)器分別確定甲道和乙道通行時(shí)間 t t1 以及公共的停車（黃燈亮）時(shí)間 t2。這 3 個(gè)定時(shí)器采用以秒信號(hào)為時(shí)鐘的計(jì)數(shù)器來(lái)實(shí)現(xiàn)， C C2 和 C3 分別是這些定時(shí)器的工作使能信號(hào)，即 當(dāng) C C2 或 C3 為 1 時(shí)，相應(yīng)的定時(shí)器開(kāi)始計(jì)數(shù)， W W2 和 W3 為定時(shí)計(jì)數(shù)器的指示信號(hào)，計(jì)數(shù)器在計(jì)數(shù)過(guò)程中，相應(yīng)的指示信號(hào)為 0，計(jì)數(shù)結(jié)束時(shí)為 1。 交通控制模塊 （ 1） S0 狀態(tài)表示 乙 道綠燈亮， 甲 道紅燈亮， 30 秒定時(shí)器開(kāi)始計(jì)時(shí)，且通車時(shí)間不超過(guò) 30 秒； （ 2） S1 狀態(tài)表示 乙 道通車時(shí)間已達(dá)到 30 秒，此時(shí)， 乙 道黃燈亮， 甲 道紅燈R2 Y2 G2 G1 Y1 甲道 乙道 R1 乙道通行 t1 定時(shí)器（Ⅰ） 公共停車 t2 定時(shí)器（Ⅱ） 甲道通行 t3 定時(shí)器（Ⅲ） 時(shí)鐘 CLK C3 W2 W3 C1 W1 C2 交通管理器 （控制器） 11 亮， 5 秒定時(shí)器開(kāi)始計(jì)時(shí)； （ 3） S2 狀態(tài)表示 乙 道黃燈時(shí)間已超過(guò) 5 秒，此時(shí)， 乙 道紅燈亮， 甲 道綠燈亮，30 秒定時(shí)器開(kāi)始計(jì)時(shí)； （ 4） S3 狀態(tài)表示 甲 道通車時(shí)間已超過(guò) 30 秒，此時(shí)， 乙 道紅燈亮， 甲 道綠燈亮， 5 秒定時(shí)器開(kāi)始計(jì)時(shí)；以后當(dāng) 甲 道黃燈亮計(jì)時(shí)超過(guò) 5 秒時(shí)，接 S0 狀態(tài)。 （ 5）甲 、 乙 兩道紅、黃、綠三個(gè)燈分別用 R Y G1 和 R Y G2 表示。燈亮用“ 1”表示，燈不亮用：“ 0”表示。則兩個(gè)方向信號(hào)燈的 4 種狀態(tài)，如下表所示。 信號(hào)燈輸出狀態(tài)表 輸出狀態(tài) R1 Y1 G1 R2 Y2 G2 S0 1 0 0 0 0 1 S1 1 0 0 0 1 0 S2 0 0 1 1 0 0 S3 0 1 0 1 0 0 十字路口交通管理器是一個(gè)控 制類型的數(shù)字系統(tǒng)，其數(shù)據(jù)處理單元較簡(jiǎn)單。在此直接按照功能要求，即常規(guī)的十字路口交通管理器規(guī)則，給出交通管理器工作流程如圖 33 所示。 12 圖 33 交通管理器工作流程圖 甲道禁止 乙道通行 W1=1? 甲道禁止 乙道停車 R1=1 C1=1 C2=1 N S1 Y 01 R1=1 C2=1 Y2=1 N N Y S2 11 G1=1 C3=1 R2=1 W2=1? S0 Q2Q1 00 甲道通行 乙道禁止 甲道停車 乙道禁止 W2=1? W3=1? Y N S3 Y 10 Y1=1 C2=1 R2=1 13 定時(shí)單元模塊 本設(shè)計(jì)中的定時(shí)單元模塊有三個(gè)，分別為 count30s, count26s, Count5s，它們定時(shí)時(shí)間不同。在定時(shí)單元 count30s, count26s, Count5s 的設(shè)計(jì)中，為設(shè)計(jì)要求需 進(jìn)行減計(jì)數(shù)，本設(shè)計(jì)中使用的是加法計(jì)數(shù) 。 （三）主要 VHDL 源程序及分析 本設(shè)計(jì)采用層次描述方式，也采用原理圖輸入和文本輸入混合方式建立描述文件。圖 34 是交通管理器頂層圖形輸入文件，它用原理圖形式表明系統(tǒng)的組成，即系統(tǒng)由控制器和 3 個(gè)定時(shí)計(jì)數(shù)器組成； 3 個(gè)定時(shí)計(jì)數(shù) 器的模分別為 2 30。 14 圖 34 交通管理器頂層圖形文件 控制器邏輯描述 此交通燈控制源程序，利用狀態(tài)機(jī)實(shí)現(xiàn)對(duì)甲道，乙 道指示燈的控制和有關(guān)電路的使能控制。程序中 clk 為脈沖信號(hào)的輸入端， SM， SB 分別為主干道，支干道有車無(wú)車的表示信號(hào)輸入端， 1 表示有車， 0 表示無(wú)車。 R1， Y1， G1 分別為甲 道紅燈，黃燈，綠燈亮暗控制信號(hào)的輸出端， R2， Y2， G2 分別為乙 道紅燈，黃燈，綠燈控