freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內容

基于vhdl的數(shù)字頻率計的的設計論文(編輯修改稿)

2024-07-23 12:26 本頁面
 

【文章內容簡介】 器件編程器件測試系統(tǒng)產品設計修改 設計流程圖第三章 系統(tǒng)分析設計一個四位十進制的數(shù)字頻率計,要求具有以下功能:(1) 測量范圍:1Hz~10kHz。(2) 測量誤差1%。(3) 響應時間15s。(4) 顯示時間不少于1s。(5) 具有記憶顯示的功能,即在測量的過程中不刷新數(shù)據(jù),等數(shù)據(jù)過程結束后才顯示測量結果,給出待測信號的頻率值,并保存到下一次測量結束。 模塊的劃分根據(jù)系統(tǒng)設計要求,系統(tǒng)設計采用自頂向下的設計方法,系統(tǒng)的組成框圖如圖3. 1所示,包括時基產生與測頻時序控制電路模塊,以及待測信號脈沖計數(shù)電路模塊和鎖存與譯碼顯示控制電路模塊。時基產生與測頻時序控制電路待測信號脈沖計數(shù)電路鎖存與譯碼顯示電路ENCLRLOCKq[0:15]z1[0:6]z2[0:6]z3[0:6]z4[0:6]待測信號F_IN標準時鐘CLK 數(shù)字頻率計的組成框圖(1) 時基產生與測頻時序控制電路模塊時基產生與測頻時序控制電路的主要產生計數(shù)允許信號EN、清零信號CLR和鎖存信號LOCK。(2) 待測信號脈沖計數(shù)電路模塊待測信號脈沖計數(shù)電路是對待測脈沖信號的頻率進行測量,它可由4個十進制加法計數(shù)器組成,其中EN為計數(shù)選通控制信號,CLR為計數(shù)器清零信號。在計數(shù)器清零信號CLR清零后,當計數(shù)選通控制信號EN有效時,開始對待測信號進行計數(shù)。如果計數(shù)選通控制信號EN的寬度為1s,那么計數(shù)結果就為待測信號的頻率;如果計數(shù)選通信號EN的寬度為100ms,那么待測信號的頻率等于計數(shù)結果10。(3) 鎖存與譯碼顯示控制電路模塊鎖存與譯碼顯示控制電路用于實現(xiàn)記憶顯示,在測量過程中不刷新新的數(shù)據(jù),直到測量過程結束后,鎖存顯示測量結果,并且保存到下一次測量結束。鎖存與譯碼顯示電路的功能是對四位BCD碼進行鎖存,并轉換為對應的4組七段碼,用于驅動數(shù)碼管。采用VHDL語言設計一個復雜的電路系統(tǒng),運用自頂向下的設計思想,將系統(tǒng)按功能逐層分割的層次化設計方法進行設計。在頂層對內部各功能塊的連接關系和對外的接口關系進行了描述,而功能塊的邏輯功能和具體實現(xiàn)形式則由下一層模塊來描述。各功能模塊采用VHDL語言來描述。第四章 各功能模塊基于VHDL的設計 時基產生與測頻時序控制電路模塊的VHDL源程序LIBRARY IEEE。USE 。USE 。ENTITY CTRL IS PORT(CLK: IN STD_LOGIC。 系統(tǒng)時鐘 LOCK: OUT STD_LOGIC。 鎖存信號 EN: OUT STD_LOGIC。 計數(shù)允許信號 CLR: OUT STD_LOGIC)。 清零信號END。ARCHITECTURE ART OF CTRL IS SIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0)。 定義變量BEGINPROCESS(CLK) BEGIN IF(CLK39。EVENT AND CLK=39。139。)THEN 檢測時鐘上升沿 IF Q=1111THEN Q=0000。 計數(shù)大于15,清零 ELSE Q=Q+39。139。 允許計數(shù) END IF。 END IF。 EN=NOT Q(3)。 LOCK=Q(3) AND NOT(Q(2)) AND Q(1)。 CLR=Q(3) AND Q(2) AND NOT(Q(1))。 END PROCESS。END ART。 程序主要講述了由時鐘信號產生計數(shù)允許信號、清零信號和鎖存信號,而且限定了響應時間為不超過15s。 待測信號脈沖計數(shù)電路模塊的VHDL源程序 十進制加法計數(shù)器的VHDL源程序LIBRARY IEEE。USE 。USE 。ENTITY CB10 IS PORT(CLK,EN,CLR: IN STD_LOGIC。 COUNT10: BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0))。 計數(shù)輸信號END CB10。ARCHITECTURE ART OF CB10 IS 結構體 BEGIN PROCESS(CLK,CLR,EN) BEGIN IF CLR=39。139。 THEN COUNT10=0000。 計數(shù)器清零 ELSIF RISING_EDGE(CLK) THEN 檢測時鐘上升沿 IF(EN=39。139。) THEN 檢測是否允許計數(shù) IF COUNT10=1001 THEN COUNT10=0000。 計數(shù)值滿9清零 ELSE COUNT10=COUNT10+39。139。 允許計數(shù) END IF。 END IF。 END IF。 END PROCESS。END ART。 程序主要講述了十進制加法計數(shù)器的使用,在符合了一定的標準以后十進制的使用,在計數(shù)器滿9后清零。LIBRARY IEEE。USE 。USE 。ENTITY COUNT IS PORT(CLK: IN STD_LOGIC。 待測時鐘信號 EN: IN STD_LOGIC。 計數(shù)選通控制信號 CLR: IN STD_LOGIC。 計數(shù)器清零信號
點擊復制文檔內容
公司管理相關推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1