【文章內(nèi)容簡(jiǎn)介】 ，紅為700nm。但從某種意義上來(lái)說(shuō)，沒(méi)有哪種單一的顏色可被看成為紅、綠、藍(lán)。這樣為了標(biāo)準(zhǔn)化而規(guī)定三種特定顏色的波長(zhǎng)并不意味著這三種固定的單一波長(zhǎng)的紅、綠、藍(lán)三基色能產(chǎn)生所有的顏色。因?yàn)椤盎尽边@個(gè)詞的使用有可能使人們錯(cuò)誤地認(rèn)為這三種標(biāo)準(zhǔn)的基色當(dāng)以不同的強(qiáng)度比例混合時(shí)能產(chǎn)生所有不同的顏色。在RGB色彩模型中，以紅色(R)、綠色(G)、藍(lán)色(B)作為基色，其他的顏色都是由這三種基色混合而成的。我們可以將RGB色彩模型看成是一個(gè)三維模型，立體直角坐標(biāo)系中三根軸表示的分別是紅色、綠色和藍(lán)色，立方體內(nèi)任意一點(diǎn)表示一種顏色，該立方體在RGB三根軸上的投影就是三種基色的飽和度。在立方體的原點(diǎn)處，紅、綠、藍(lán)均為0，表示黑色。立方體對(duì)角線上，紅、綠、藍(lán)三基色的飽和度相等，這正好表示灰度。對(duì)角線的終點(diǎn)處，紅、綠、藍(lán)三者均達(dá)到最大，表示白色。為了方便，假設(shè)所有的顏色值都己被標(biāo)準(zhǔn)化，因此，圖中的RGB三者的范圍是0到1。在顯示屏的顯示應(yīng)用中，為了能顯示出彩色，可以通過(guò)各種色彩模型來(lái)實(shí)現(xiàn)，而使用的最多的色彩模型就是RGB色彩模型。例如：CRT顯示器使用的就是RGB色彩模型，顯示器的三個(gè)電子槍分別對(duì)應(yīng)著紅色、綠色和藍(lán)色，一個(gè)像素的顏色就是用這三個(gè)電子束的強(qiáng)弱來(lái)表示的。顯示適配器中同樣使用RGB色彩模型來(lái)描述顏色，以保持與顯示器的一致。在VGA控制器的設(shè)計(jì)中，也采用了該色彩模型來(lái)描述顏色。在本設(shè)計(jì)中，為了調(diào)試方便，并沒(méi)有拓寬每種顏色的位寬，僅使用了每種顏色1位共3位8種顏色輸出，對(duì)應(yīng)RGB顏色模型的顏色編碼如表23所示。表23 RGB模型顏色編碼顏色黑藍(lán)綠青紅品黃白 藍(lán)色（B）01010101綠色（G）00110011紅色（R）00001111 其它顏色模型除了RGB模型外，還有其他很多的顏色模型，這些模型多用于圖像處理。具體如下：1. CMY顏色模型CMY顏色模型是以紅、綠、藍(lán)三色的補(bǔ)色青（Cyan）、品紅（Magenta）、黃（Yellow）為原色構(gòu)成的顏色模型。CMY顏色模型常用于從白光中濾去某種顏色，故稱為減色原色空間。CMY顏色模型對(duì)應(yīng)的直角坐標(biāo)系的子空間與RGB顏色模型對(duì)應(yīng)的子空間幾乎完全相同。2. HSV顏色模型HSV（Hue，Saturation，Value）顏色模型則是面向用戶的，在HSV顏色模型中，每一種顏色和它的補(bǔ)色相差180度，圓錐的頂面對(duì)應(yīng)于V=1，它包含RGB模型中的R=1，G=1，B=1三個(gè)面，故所代表的顏色較亮。色度H由繞V軸的旋轉(zhuǎn)角給定。紅色對(duì)應(yīng)于角度0度，綠色對(duì)應(yīng)于角度120度，藍(lán)色對(duì)應(yīng)于角度240度。在圓錐的頂點(diǎn)處，V=0，H和S無(wú)定義，代表黑色。圓錐的頂面中心處S=0，V=1，H無(wú)定義，代表白色。HSV顏色模型具有以下的優(yōu)點(diǎn)：符合人眼對(duì)顏色的感覺(jué)。當(dāng)采用RGB（或者CMY）顏色模型時(shí)，改變某一顏色的屬性，比如改變色調(diào)就必須同時(shí)改變R、G、B（或者C、M、Y）三個(gè)坐標(biāo)；而采用HSV顏色模型時(shí)只需改變H坐標(biāo)。也就是說(shuō)，HSV顏色模型中的三個(gè)坐標(biāo)是獨(dú)立的。HSV顏色模型構(gòu)成的是一個(gè)均勻的顏色空間，采用線性的標(biāo)尺，彩色之間感覺(jué)上的距離與HSV顏色模型坐標(biāo)上點(diǎn)的歐幾里德距離成正比。（國(guó)際照明委員會(huì)）顏色模型CIE顏色模型包括一系列顏色模型，這些顏色模型是由國(guó)際照明委員會(huì)提出的，是基于人的眼睛對(duì)RGB的反應(yīng)，被用于精確表示對(duì)色彩的接收。這些顏色模型被用來(lái)定義所謂的獨(dú)立于設(shè)備的顏色。它能夠在任何類型的設(shè)備上產(chǎn)生真實(shí)的顏色，例如：掃描儀、監(jiān)視器和打印機(jī)。這些模型被廣泛地使用，因?yàn)樗鼈兒苋菀妆挥糜谟?jì)算機(jī)，描述顏色的范圍。CIE的模型包括：CIE XYZ，CIE L*a*b*和 CIE YUV等，此處從略，具體請(qǐng)參閱圖像處理相關(guān)書(shū)籍。 分屏顯示技術(shù)分屏顯示技術(shù)是利用一臺(tái)計(jì)算機(jī)同時(shí)控制多個(gè)顯示器?？梢栽诓煌慕缑嫔巷@示不同的畫(huà)面。一般的說(shuō)，一臺(tái)計(jì)算機(jī)只帶一臺(tái)顯示器。但是一臺(tái)顯示器其顯示的區(qū)域往往有限，如果需要顯示多區(qū)域或顯示大的區(qū)域，要么是用多臺(tái)計(jì)算機(jī)來(lái)顯示，要么用一臺(tái)計(jì)算機(jī)驅(qū)動(dòng)多個(gè)顯示器。分屏技術(shù)在非工業(yè)控制領(lǐng)域已經(jīng)得到廣泛的應(yīng)用，如機(jī)場(chǎng)、車站、樓宇監(jiān)控等多個(gè)行業(yè)。 采用分屏顯示技術(shù)，也可以在一臺(tái)計(jì)算機(jī)主機(jī)上同時(shí)顯示多幅畫(huà)面，不同的界面顯示不同的畫(huà)面。使顯示器以電視墻的形式來(lái)顯示，方便從多角度地來(lái)觀察，還能最大限度地利用顯示資源。本設(shè)計(jì)就是實(shí)現(xiàn)的這個(gè)功能。 矩陣切換技術(shù)切換原理上就是選擇，選擇的方式有很多種，最簡(jiǎn)單的就是將信號(hào)線直接接在一起，比如接線板，利用人工將輸出信號(hào)線跳接在輸入信號(hào)線上，也可完成選擇，或利用琴鍵開(kāi)關(guān)完成接通與斷開(kāi)，當(dāng)然這是人工操作的，機(jī)械的，不存在指標(biāo)等技術(shù)問(wèn)題，故不作為矩陣切換討論。第二種方式，利用繼電器也可完成選擇，利用電平控制繼電器的通斷，可完成輸出線與輸入信號(hào)之間的斷開(kāi)與聯(lián)接，也可完成信號(hào)的選擇，第三種方式是根據(jù)電路原理，利用芯片內(nèi)部電路的導(dǎo)通與關(guān)閉進(jìn)行接通與關(guān)斷，并可通過(guò)電平進(jìn)行控制完成信號(hào)的選擇。矩陣切換就是將一路或多路信號(hào)分別傳輸給一個(gè)或者多個(gè)顯示設(shè)備，如兩臺(tái)電腦主機(jī)要共用一個(gè)顯示器，矩陣切換器可以將兩臺(tái)電腦主機(jī)上的內(nèi)容任意切換到同一個(gè)或多個(gè)顯示器上。矩陣切換器，也有類型之分，按信號(hào)源可以分為：VGA、 AV、 DVI、RGB、HDMI矩陣切換器。這里矩陣的概念可以參考數(shù)學(xué)中矩陣的概念。因此，矩陣切換器是一類切換多路信號(hào)的輸出的設(shè)備。目前主要應(yīng)用是大屏幕拼接，視頻會(huì)議工程，AV工程、監(jiān)控等等需要用到多路音視頻信號(hào)交替使用的工程中。本設(shè)計(jì)實(shí)現(xiàn)的是對(duì)多路VGA信號(hào)的選擇切換。 實(shí)現(xiàn)工具簡(jiǎn)介 基于VHDL的自頂向下設(shè)計(jì)方法對(duì)系統(tǒng)的設(shè)計(jì)方法有許多種，設(shè)計(jì)者可以通過(guò)不同的設(shè)計(jì)方法來(lái)實(shí)現(xiàn)所要求的功能。但它們之間所花費(fèi)的人力和物力則可能出現(xiàn)很大的差別，下面就通過(guò)與傳統(tǒng)電子設(shè)計(jì)方法作比較，來(lái)列出基于VHDL的自頂向下設(shè)計(jì)方法的優(yōu)點(diǎn)和過(guò)程： 傳統(tǒng)自底向上設(shè)計(jì)方法與自頂向下設(shè)計(jì)方法比較傳統(tǒng)的電子設(shè)計(jì)技術(shù)通常是自底向上的，即首先確定構(gòu)成系統(tǒng)的最底層的電路模塊或元件的結(jié)構(gòu)和功能，然后根據(jù)主系統(tǒng)的功能要求，將它們組合成更大的功能塊，使它們的結(jié)構(gòu)和功能滿足高層系統(tǒng)的要求。以此流程，逐步向上遞推，直至完成整個(gè)設(shè)計(jì)。其特點(diǎn)是必須首先關(guān)注并致力于解決系統(tǒng)最底層硬件的可獲得性，以及它們的功能特性方面的諸多細(xì)節(jié)問(wèn)題；在整個(gè)逐級(jí)設(shè)計(jì)和測(cè)試過(guò)程中，始終必須顧及具體的技術(shù)細(xì)節(jié)。而在EDA技術(shù)應(yīng)用中，自頂向下的設(shè)計(jì)方法，就是在整個(gè)設(shè)計(jì)流程中各個(gè)環(huán)節(jié)逐步求精的過(guò)程。如應(yīng)用VHDL進(jìn)行自頂向下的設(shè)計(jì)，就是使用VHDL模型在所有綜合級(jí)別上對(duì)硬件設(shè)計(jì)進(jìn)行說(shuō)明、建模和仿真測(cè)試、主系統(tǒng)及子系統(tǒng)最初的功能要求在VHDL里體現(xiàn)為可以被VHDL仿真程序驗(yàn)證的可執(zhí)行程序。由于綜合工具可以將高級(jí)別的模型轉(zhuǎn)化生成為門級(jí)模型，所以整個(gè)設(shè)計(jì)過(guò)程基本是由計(jì)算機(jī)自動(dòng)完成的。自頂向下的設(shè)計(jì)方法使系統(tǒng)被分解成眾多模塊的集合，可以對(duì)設(shè)計(jì)的每個(gè)獨(dú)立模塊指派不同的工作小組。這些小組可以工作在不同的地點(diǎn)，甚至可以分屬不同的單位，最后將不同的模塊集成為最終的系統(tǒng)模型，并對(duì)其進(jìn)行綜合測(cè)試和評(píng)價(jià)。自頂向下的設(shè)計(jì)方法有如下優(yōu)點(diǎn)：，在設(shè)計(jì)的最初階段，設(shè)計(jì)師可不受電路結(jié)構(gòu)的約束，致力于系統(tǒng)的設(shè)計(jì)，避免了傳統(tǒng)設(shè)計(jì)方法帶來(lái)的重新再設(shè)計(jì)風(fēng)險(xiǎn)，大大縮短了設(shè)計(jì)周期。目前的電子產(chǎn)品正向模塊化發(fā)展，所謂模塊化就是對(duì)以往的設(shè)計(jì)成果進(jìn)行修改、組合和再利用，產(chǎn)生全新的或派生設(shè)計(jì)，而自頂向下的設(shè)計(jì)方法與系統(tǒng)結(jié)構(gòu)無(wú)關(guān)，設(shè)計(jì)可以存檔，以便將來(lái)再利用。運(yùn)用簡(jiǎn)單的語(yǔ)言描述即可完成復(fù)雜的功能，而不需手工繪圖。 基于VHDL的自頂向下設(shè)計(jì)流程基于VHDL的自頂向下設(shè)計(jì)流程的框圖如圖24所示。圖24 基于VHDL的自頂向下設(shè)計(jì)流程框圖基于VHDL的自頂向下設(shè)計(jì)流程分為如下幾個(gè)階段：，即用自然語(yǔ)言表達(dá)系統(tǒng)項(xiàng)目的功能特點(diǎn)和技術(shù)參數(shù)等；，這一步是將設(shè)計(jì)說(shuō)明書(shū)轉(zhuǎn)化為VHDL行為模型。在這一項(xiàng)目的表達(dá)中，可以使用滿足IEEE標(biāo)準(zhǔn)的VHDL的所有語(yǔ)句而不必考慮可綜合性；，這一階段可以利用VHDL仿真器（如 ModelSim）對(duì)頂層系統(tǒng)的行為模型進(jìn)行仿真測(cè)試，檢查模擬結(jié)果，繼而進(jìn)行修改和完善；，VHDL只有部分語(yǔ)句集合可用于硬件功能行為的建模，因此，在這一階段，必須將VHDL的行為模型表達(dá)為VHDL行為代碼（或稱VHDLRTL級(jí)模型）；，在這一階段對(duì)VHDLRTL級(jí)模型進(jìn)行仿真，稱為功能仿真；仿真結(jié)果表達(dá)的是可綜合模型的邏輯功能；，使用綜合工具將VHDL行為級(jí)描述轉(zhuǎn)化為架構(gòu)化的門級(jí)電路；，這一階段主要是針對(duì)ASIC設(shè)計(jì)的，對(duì)ASIC的測(cè)試向量文件是綜合器結(jié)合含有版圖硬件特性的工藝庫(kù)后產(chǎn)生的，用于對(duì)ASIC的功能測(cè)試；，利用獲得的測(cè)試向量對(duì)ASIC的設(shè)計(jì)系統(tǒng)和子系統(tǒng)的功能進(jìn)行仿真；，主要將綜合產(chǎn)生的邏輯連接關(guān)系網(wǎng)表文件，結(jié)合具體的目標(biāo)硬件環(huán)境進(jìn)行標(biāo)準(zhǔn)單元調(diào)用、布局、布線和滿足約束條件的結(jié)構(gòu)優(yōu)化配置；，在這一級(jí)中將使用門級(jí)仿真器或仍然使用VHDL仿真器進(jìn)行門級(jí)仿真，在計(jì)算機(jī)上了解更接近硬件目標(biāo)器件工作的功能時(shí)序；，這是對(duì)最后完成的硬件系統(tǒng)進(jìn)行檢查和測(cè)試[3]。 QuartusII軟件簡(jiǎn)介Quartus II 是Altera 提供的FPGA / CPLD開(kāi)發(fā)集成環(huán)境，Altera 是世界上最大的可編程邏輯器件供應(yīng)商之一。Quartus II在21世紀(jì)初推出，是Altera 前一代 FPGA / CPLD集成開(kāi)發(fā)環(huán)境MAX+plus II 的更新?lián)Q代產(chǎn)品，其界面友好，使用便捷。在Quartus II上可以完成從設(shè)計(jì)輸入、編譯綜合、仿真、適配下載、在線硬件調(diào)試等整個(gè)設(shè)計(jì)的流程，它提供了一種與結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Altera 的Quartus II 提供了完整的多平臺(tái)設(shè)計(jì)環(huán)境，能滿足各種特定設(shè)計(jì)的需要，也是單芯片可編程系統(tǒng)（SOPC）設(shè)計(jì)的綜合性環(huán)境和SOPC開(kāi)發(fā)的基本設(shè)計(jì)工具，并為Altera DSP開(kāi)發(fā)包進(jìn)行系統(tǒng)模型設(shè)計(jì)提供了集成綜合環(huán)境。Quartus II設(shè)計(jì)工具完全支持VHDL、Verilog的設(shè)計(jì)流程，其內(nèi)部嵌有VHDL、Verilog邏輯綜合器。Quartus II 也可以利用第三方的綜合工具，如：Leonardo Spectrum、Synplify Pro、FPGA Compiler II，并能直接調(diào)用這些工具。同樣，Quartus II 具備仿真功能，同時(shí)也支持第三方的仿真工具，如：ModelSim。 此外，Quartus II 與MATLAB 和DSP Builder 結(jié)合，可以進(jìn)行基本FPGA的DSP系統(tǒng)開(kāi)發(fā)，是DSP 硬件系統(tǒng)實(shí)現(xiàn)的關(guān)鍵EDA工具。 Quartus II 包括模塊化的編譯器。編譯器包括的功能模塊有分析/ 綜合器（Analysis amp。 Synthesis）、適配器（Fitter）、裝配器（Assembler）、時(shí)序分析器（Timing Analyzer）、設(shè)計(jì)輔助模塊（Design Assistant）、EDA網(wǎng)表文件生成器（EDA Netlist Writer）、編輯數(shù)據(jù)接口 (Compiler Database Interface )等?？梢酝ㄟ^(guò)選擇 Start Compilation 來(lái)運(yùn)行所有的編譯器模塊，也可以通過(guò)選擇 Start 單獨(dú)運(yùn)行各個(gè)模塊。還可以通過(guò)選擇 Compilation Tool (Tools 菜單)，在Compiler Tool 窗口中運(yùn)行該模塊來(lái)啟動(dòng)編譯器模塊。在Compiler Tool 窗口中，可以打開(kāi)帶模塊的設(shè)置文件或報(bào)告文件，或打開(kāi)其他相關(guān)窗口。此外，Quartus II 還包含了許多十分有用的LPM （Library of Parameterized Modules）模塊，它們是復(fù)雜或高級(jí)系統(tǒng)構(gòu)建的重要組成部分，也可以再 Quartus II 中與普通設(shè)計(jì)文件一起使用。Altera 提供的LPM 函數(shù)均基于Altera 器件的結(jié)構(gòu)做了優(yōu)化設(shè)計(jì)。在許多實(shí)用情況中，必須使用宏功能模塊才可以使用一些Altera 特定器件的硬件功能。例如各類片上存儲(chǔ)器、DSP模塊、LVDS驅(qū)動(dòng)器、PLL鎖相環(huán)以及SERDES和DDIO電路模塊等等。Quartus II編譯器支持的硬件描述語(yǔ)言有VHDL（支持VHDL’87 及 VHDL’97標(biāo)準(zhǔn)）、Verilog HDL及 AHDL (Altera HDL) ，AHDL是Altera 公司自己設(shè)計(jì)、制定的硬件描述語(yǔ)言，是一種以結(jié)構(gòu)描述方式為主的硬件描述語(yǔ)言，只有企業(yè)標(biāo)準(zhǔn)。Quartus II允許來(lái)自第三方的EDIF文件輸入，并提供了很多EDA軟件的接口，Quartus II支持層次化設(shè)計(jì)，可以再一個(gè)新的編輯輸入環(huán)境中對(duì)使用不同輸入設(shè)計(jì)方式完成的模塊（元件）進(jìn)行調(diào)用，從而解決了原理圖與HDL混合輸入設(shè)計(jì)的問(wèn)題。在設(shè)計(jì)輸入之后，Quartus II的編譯器將給出設(shè)計(jì)輸入的錯(cuò)誤報(bào)告。Quartus II擁有性能良好的設(shè)計(jì)錯(cuò)誤定位器，用于確定文本或圖形設(shè)計(jì)中的錯(cuò)誤。對(duì)于使用HDL的設(shè)計(jì)，可以使用Quartus II帶有的RTL Viewer觀察綜合后的RTL圖。在進(jìn)行編譯后，可對(duì)設(shè)計(jì)進(jìn)行時(shí)序仿真。在仿真前，需要利用波形編輯器編輯一個(gè)波形激勵(lì)文件。編譯和仿真經(jīng)過(guò)檢測(cè)無(wú)誤后，便可以將下載信息通過(guò)Quartus II提供的編程器下載入目標(biāo)器件中去了。特別的就是該軟件還提供IP核，IP核就知識(shí)產(chǎn)權(quán)核或知識(shí)產(chǎn)權(quán)模塊的意思。著名的美國(guó)Dataquest 咨詢公司將半導(dǎo)體產(chǎn)業(yè)的IP定義為用于ASIC或FPFA/CPLD中的預(yù)先設(shè)計(jì)好的電路功能模塊。IP分為軟IP、固IP、硬IP。軟IP是用VHDL等硬件描述語(yǔ)言描述的功能塊，但是并不涉及用什么具體的電路元件實(shí)現(xiàn)這些功能。固IP是完成了綜合的功能塊。它有較大的深度，以網(wǎng)表文件的形式提交客戶使用。硬IP則為完成了掩模的可供用戶調(diào)用的功能模塊。 VHDL語(yǔ)言簡(jiǎn)介VHDL的英文全稱為VHSIC（Very High Speed Integrated Circuit）Hardwar