【文章內容簡介】 ，紅為700nm。但從某種意義上來說，沒有哪種單一的顏色可被看成為紅、綠、藍。這樣為了標準化而規(guī)定三種特定顏色的波長并不意味著這三種固定的單一波長的紅、綠、藍三基色能產生所有的顏色。因為“基本”這個詞的使用有可能使人們錯誤地認為這三種標準的基色當以不同的強度比例混合時能產生所有不同的顏色。在RGB色彩模型中，以紅色(R)、綠色(G)、藍色(B)作為基色，其他的顏色都是由這三種基色混合而成的。我們可以將RGB色彩模型看成是一個三維模型，立體直角坐標系中三根軸表示的分別是紅色、綠色和藍色，立方體內任意一點表示一種顏色，該立方體在RGB三根軸上的投影就是三種基色的飽和度。在立方體的原點處，紅、綠、藍均為0，表示黑色。立方體對角線上，紅、綠、藍三基色的飽和度相等，這正好表示灰度。對角線的終點處，紅、綠、藍三者均達到最大，表示白色。為了方便，假設所有的顏色值都己被標準化，因此，圖中的RGB三者的范圍是0到1。在顯示屏的顯示應用中，為了能顯示出彩色，可以通過各種色彩模型來實現(xiàn)，而使用的最多的色彩模型就是RGB色彩模型。例如：CRT顯示器使用的就是RGB色彩模型，顯示器的三個電子槍分別對應著紅色、綠色和藍色，一個像素的顏色就是用這三個電子束的強弱來表示的。顯示適配器中同樣使用RGB色彩模型來描述顏色，以保持與顯示器的一致。在VGA控制器的設計中，也采用了該色彩模型來描述顏色。在本設計中，為了調試方便，并沒有拓寬每種顏色的位寬，僅使用了每種顏色1位共3位8種顏色輸出，對應RGB顏色模型的顏色編碼如表23所示。表23 RGB模型顏色編碼顏色黑藍綠青紅品黃白 藍色（B）01010101綠色（G）00110011紅色（R）00001111 其它顏色模型除了RGB模型外，還有其他很多的顏色模型，這些模型多用于圖像處理。具體如下：1. CMY顏色模型CMY顏色模型是以紅、綠、藍三色的補色青（Cyan）、品紅（Magenta）、黃（Yellow）為原色構成的顏色模型。CMY顏色模型常用于從白光中濾去某種顏色，故稱為減色原色空間。CMY顏色模型對應的直角坐標系的子空間與RGB顏色模型對應的子空間幾乎完全相同。2. HSV顏色模型HSV（Hue，Saturation，Value）顏色模型則是面向用戶的，在HSV顏色模型中，每一種顏色和它的補色相差180度，圓錐的頂面對應于V=1，它包含RGB模型中的R=1，G=1，B=1三個面，故所代表的顏色較亮。色度H由繞V軸的旋轉角給定。紅色對應于角度0度，綠色對應于角度120度，藍色對應于角度240度。在圓錐的頂點處，V=0，H和S無定義，代表黑色。圓錐的頂面中心處S=0，V=1，H無定義，代表白色。HSV顏色模型具有以下的優(yōu)點：符合人眼對顏色的感覺。當采用RGB（或者CMY）顏色模型時，改變某一顏色的屬性，比如改變色調就必須同時改變R、G、B（或者C、M、Y）三個坐標；而采用HSV顏色模型時只需改變H坐標。也就是說，HSV顏色模型中的三個坐標是獨立的。HSV顏色模型構成的是一個均勻的顏色空間，采用線性的標尺，彩色之間感覺上的距離與HSV顏色模型坐標上點的歐幾里德距離成正比。（國際照明委員會）顏色模型CIE顏色模型包括一系列顏色模型，這些顏色模型是由國際照明委員會提出的，是基于人的眼睛對RGB的反應，被用于精確表示對色彩的接收。這些顏色模型被用來定義所謂的獨立于設備的顏色。它能夠在任何類型的設備上產生真實的顏色，例如：掃描儀、監(jiān)視器和打印機。這些模型被廣泛地使用，因為它們很容易被用于計算機，描述顏色的范圍。CIE的模型包括：CIE XYZ，CIE L*a*b*和 CIE YUV等，此處從略，具體請參閱圖像處理相關書籍。 分屏顯示技術分屏顯示技術是利用一臺計算機同時控制多個顯示器?？梢栽诓煌慕缑嫔巷@示不同的畫面。一般的說，一臺計算機只帶一臺顯示器。但是一臺顯示器其顯示的區(qū)域往往有限，如果需要顯示多區(qū)域或顯示大的區(qū)域，要么是用多臺計算機來顯示，要么用一臺計算機驅動多個顯示器。分屏技術在非工業(yè)控制領域已經(jīng)得到廣泛的應用，如機場、車站、樓宇監(jiān)控等多個行業(yè)。 采用分屏顯示技術，也可以在一臺計算機主機上同時顯示多幅畫面，不同的界面顯示不同的畫面。使顯示器以電視墻的形式來顯示，方便從多角度地來觀察，還能最大限度地利用顯示資源。本設計就是實現(xiàn)的這個功能。 矩陣切換技術切換原理上就是選擇，選擇的方式有很多種，最簡單的就是將信號線直接接在一起，比如接線板，利用人工將輸出信號線跳接在輸入信號線上，也可完成選擇，或利用琴鍵開關完成接通與斷開，當然這是人工操作的，機械的，不存在指標等技術問題，故不作為矩陣切換討論。第二種方式，利用繼電器也可完成選擇，利用電平控制繼電器的通斷，可完成輸出線與輸入信號之間的斷開與聯(lián)接，也可完成信號的選擇，第三種方式是根據(jù)電路原理，利用芯片內部電路的導通與關閉進行接通與關斷，并可通過電平進行控制完成信號的選擇。矩陣切換就是將一路或多路信號分別傳輸給一個或者多個顯示設備，如兩臺電腦主機要共用一個顯示器，矩陣切換器可以將兩臺電腦主機上的內容任意切換到同一個或多個顯示器上。矩陣切換器，也有類型之分，按信號源可以分為：VGA、 AV、 DVI、RGB、HDMI矩陣切換器。這里矩陣的概念可以參考數(shù)學中矩陣的概念。因此，矩陣切換器是一類切換多路信號的輸出的設備。目前主要應用是大屏幕拼接，視頻會議工程，AV工程、監(jiān)控等等需要用到多路音視頻信號交替使用的工程中。本設計實現(xiàn)的是對多路VGA信號的選擇切換。 實現(xiàn)工具簡介 基于VHDL的自頂向下設計方法對系統(tǒng)的設計方法有許多種，設計者可以通過不同的設計方法來實現(xiàn)所要求的功能。但它們之間所花費的人力和物力則可能出現(xiàn)很大的差別，下面就通過與傳統(tǒng)電子設計方法作比較，來列出基于VHDL的自頂向下設計方法的優(yōu)點和過程： 傳統(tǒng)自底向上設計方法與自頂向下設計方法比較傳統(tǒng)的電子設計技術通常是自底向上的，即首先確定構成系統(tǒng)的最底層的電路模塊或元件的結構和功能，然后根據(jù)主系統(tǒng)的功能要求，將它們組合成更大的功能塊，使它們的結構和功能滿足高層系統(tǒng)的要求。以此流程，逐步向上遞推，直至完成整個設計。其特點是必須首先關注并致力于解決系統(tǒng)最底層硬件的可獲得性，以及它們的功能特性方面的諸多細節(jié)問題；在整個逐級設計和測試過程中，始終必須顧及具體的技術細節(jié)。而在EDA技術應用中，自頂向下的設計方法，就是在整個設計流程中各個環(huán)節(jié)逐步求精的過程。如應用VHDL進行自頂向下的設計，就是使用VHDL模型在所有綜合級別上對硬件設計進行說明、建模和仿真測試、主系統(tǒng)及子系統(tǒng)最初的功能要求在VHDL里體現(xiàn)為可以被VHDL仿真程序驗證的可執(zhí)行程序。由于綜合工具可以將高級別的模型轉化生成為門級模型，所以整個設計過程基本是由計算機自動完成的。自頂向下的設計方法使系統(tǒng)被分解成眾多模塊的集合，可以對設計的每個獨立模塊指派不同的工作小組。這些小組可以工作在不同的地點，甚至可以分屬不同的單位，最后將不同的模塊集成為最終的系統(tǒng)模型，并對其進行綜合測試和評價。自頂向下的設計方法有如下優(yōu)點：，在設計的最初階段，設計師可不受電路結構的約束，致力于系統(tǒng)的設計，避免了傳統(tǒng)設計方法帶來的重新再設計風險，大大縮短了設計周期。目前的電子產品正向模塊化發(fā)展，所謂模塊化就是對以往的設計成果進行修改、組合和再利用，產生全新的或派生設計，而自頂向下的設計方法與系統(tǒng)結構無關，設計可以存檔，以便將來再利用。運用簡單的語言描述即可完成復雜的功能，而不需手工繪圖。 基于VHDL的自頂向下設計流程基于VHDL的自頂向下設計流程的框圖如圖24所示。圖24 基于VHDL的自頂向下設計流程框圖基于VHDL的自頂向下設計流程分為如下幾個階段：，即用自然語言表達系統(tǒng)項目的功能特點和技術參數(shù)等；，這一步是將設計說明書轉化為VHDL行為模型。在這一項目的表達中，可以使用滿足IEEE標準的VHDL的所有語句而不必考慮可綜合性；，這一階段可以利用VHDL仿真器（如 ModelSim）對頂層系統(tǒng)的行為模型進行仿真測試，檢查模擬結果，繼而進行修改和完善；，VHDL只有部分語句集合可用于硬件功能行為的建模，因此，在這一階段，必須將VHDL的行為模型表達為VHDL行為代碼（或稱VHDLRTL級模型）；，在這一階段對VHDLRTL級模型進行仿真，稱為功能仿真；仿真結果表達的是可綜合模型的邏輯功能；，使用綜合工具將VHDL行為級描述轉化為架構化的門級電路；，這一階段主要是針對ASIC設計的，對ASIC的測試向量文件是綜合器結合含有版圖硬件特性的工藝庫后產生的，用于對ASIC的功能測試；，利用獲得的測試向量對ASIC的設計系統(tǒng)和子系統(tǒng)的功能進行仿真；，主要將綜合產生的邏輯連接關系網(wǎng)表文件，結合具體的目標硬件環(huán)境進行標準單元調用、布局、布線和滿足約束條件的結構優(yōu)化配置；，在這一級中將使用門級仿真器或仍然使用VHDL仿真器進行門級仿真，在計算機上了解更接近硬件目標器件工作的功能時序；，這是對最后完成的硬件系統(tǒng)進行檢查和測試[3]。 QuartusII軟件簡介Quartus II 是Altera 提供的FPGA / CPLD開發(fā)集成環(huán)境，Altera 是世界上最大的可編程邏輯器件供應商之一。Quartus II在21世紀初推出，是Altera 前一代 FPGA / CPLD集成開發(fā)環(huán)境MAX+plus II 的更新?lián)Q代產品，其界面友好，使用便捷。在Quartus II上可以完成從設計輸入、編譯綜合、仿真、適配下載、在線硬件調試等整個設計的流程，它提供了一種與結構無關的設計環(huán)境，使設計者能方便地進行設計輸入、快速處理和器件編程。Altera 的Quartus II 提供了完整的多平臺設計環(huán)境，能滿足各種特定設計的需要，也是單芯片可編程系統(tǒng)（SOPC）設計的綜合性環(huán)境和SOPC開發(fā)的基本設計工具，并為Altera DSP開發(fā)包進行系統(tǒng)模型設計提供了集成綜合環(huán)境。Quartus II設計工具完全支持VHDL、Verilog的設計流程，其內部嵌有VHDL、Verilog邏輯綜合器。Quartus II 也可以利用第三方的綜合工具，如：Leonardo Spectrum、Synplify Pro、FPGA Compiler II，并能直接調用這些工具。同樣，Quartus II 具備仿真功能，同時也支持第三方的仿真工具，如：ModelSim。 此外，Quartus II 與MATLAB 和DSP Builder 結合，可以進行基本FPGA的DSP系統(tǒng)開發(fā)，是DSP 硬件系統(tǒng)實現(xiàn)的關鍵EDA工具。 Quartus II 包括模塊化的編譯器。編譯器包括的功能模塊有分析/ 綜合器（Analysis amp。 Synthesis）、適配器（Fitter）、裝配器（Assembler）、時序分析器（Timing Analyzer）、設計輔助模塊（Design Assistant）、EDA網(wǎng)表文件生成器（EDA Netlist Writer）、編輯數(shù)據(jù)接口 (Compiler Database Interface )等。可以通過選擇 Start Compilation 來運行所有的編譯器模塊，也可以通過選擇 Start 單獨運行各個模塊。還可以通過選擇 Compilation Tool (Tools 菜單)，在Compiler Tool 窗口中運行該模塊來啟動編譯器模塊。在Compiler Tool 窗口中，可以打開帶模塊的設置文件或報告文件，或打開其他相關窗口。此外，Quartus II 還包含了許多十分有用的LPM （Library of Parameterized Modules）模塊，它們是復雜或高級系統(tǒng)構建的重要組成部分，也可以再 Quartus II 中與普通設計文件一起使用。Altera 提供的LPM 函數(shù)均基于Altera 器件的結構做了優(yōu)化設計。在許多實用情況中，必須使用宏功能模塊才可以使用一些Altera 特定器件的硬件功能。例如各類片上存儲器、DSP模塊、LVDS驅動器、PLL鎖相環(huán)以及SERDES和DDIO電路模塊等等。Quartus II編譯器支持的硬件描述語言有VHDL（支持VHDL’87 及 VHDL’97標準）、Verilog HDL及 AHDL (Altera HDL) ，AHDL是Altera 公司自己設計、制定的硬件描述語言，是一種以結構描述方式為主的硬件描述語言，只有企業(yè)標準。Quartus II允許來自第三方的EDIF文件輸入，并提供了很多EDA軟件的接口，Quartus II支持層次化設計，可以再一個新的編輯輸入環(huán)境中對使用不同輸入設計方式完成的模塊（元件）進行調用，從而解決了原理圖與HDL混合輸入設計的問題。在設計輸入之后，Quartus II的編譯器將給出設計輸入的錯誤報告。Quartus II擁有性能良好的設計錯誤定位器，用于確定文本或圖形設計中的錯誤。對于使用HDL的設計，可以使用Quartus II帶有的RTL Viewer觀察綜合后的RTL圖。在進行編譯后，可對設計進行時序仿真。在仿真前，需要利用波形編輯器編輯一個波形激勵文件。編譯和仿真經(jīng)過檢測無誤后，便可以將下載信息通過Quartus II提供的編程器下載入目標器件中去了。特別的就是該軟件還提供IP核，IP核就知識產權核或知識產權模塊的意思。著名的美國Dataquest 咨詢公司將半導體產業(yè)的IP定義為用于ASIC或FPFA/CPLD中的預先設計好的電路功能模塊。IP分為軟IP、固IP、硬IP。軟IP是用VHDL等硬件描述語言描述的功能塊，但是并不涉及用什么具體的電路元件實現(xiàn)這些功能。固IP是完成了綜合的功能塊。它有較大的深度，以網(wǎng)表文件的形式提交客戶使用。硬IP則為完成了掩模的可供用戶調用的功能模塊。 VHDL語言簡介VHDL的英文全稱為VHSIC（Very High Speed Integrated Circuit）Hardwar