【文章內(nèi)容簡介】 ，設(shè)計(jì)者在EDA 軟件平臺上，用硬件描述語言 HDL 或原理圖完成設(shè)計(jì)文件，然后由計(jì)算機(jī)自西南科技大學(xué)本科生畢業(yè)論文6動(dòng)地完成邏輯編譯、化簡、分割、綜合、優(yōu)化、布局、布線和仿真，直至對于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。簡而言之，EDA 技術(shù)就是利用軟件程序和工具來設(shè)計(jì)并實(shí)現(xiàn)硬件產(chǎn)品。EDA 技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計(jì)的效率和可行性，并減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度。目前，EDA 技術(shù)已經(jīng)成為現(xiàn)代電子設(shè)計(jì)領(lǐng)域的基本手段，涵蓋印制電路板(PCB)設(shè)計(jì)、可編程邏輯器件開發(fā)、專用集成芯片設(shè)計(jì)以及系統(tǒng)驗(yàn)證等諸多領(lǐng)域。 Protel DXP2022 簡介　 本 設(shè) 計(jì) 采 用 Protel DXP2022 來 完 成 整 個(gè) 系 統(tǒng) 的 硬 件 電 路 及 PCB 板 設(shè) 計(jì) 。Protel DXP2022 是 Altium 公 司 于 2022 年 推 出 的 最 新 版 本 的 電 路 設(shè) 計(jì) 軟 件 ， 該 軟件 能 實(shí) 現(xiàn) 從 概 念 設(shè) 計(jì) ， 頂 層 設(shè) 計(jì) 直 到 輸 出 生 產(chǎn) 數(shù) 據(jù) 以 及 這 之 間 的 所 有 分 析 驗(yàn) 證 和設(shè) 計(jì) 數(shù) 據(jù) 的 管 理 。 當(dāng) 前 比 較 流 行 的 Protel 9 Protel 99 SE， 就 是 它 的 前 期 版 本 。 　 　 Protel DXP 2022 已 不 是 單 純 的 PCB（ 印 制 電 路 板 ） 設(shè) 計(jì) 工 具 ， 而 是 由 多 個(gè)模 塊 組 成 的 系 統(tǒng) 工 具 ， 分 別 是 SCH（ 原 理 圖 ） 設(shè) 計(jì) 、 SCH（ 原 理 圖 ） 仿 真 、PCB（ 印 制 電 路 板 ） 設(shè) 計(jì) 、 Auto Router（ 自 動(dòng) 布 線 器 ） 和 FPGA 設(shè) 計(jì) 等 ， 覆 蓋了 以 PCB 為 核 心 的 整 個(gè) 物 理 設(shè) 計(jì) 。 該 軟 件 將 項(xiàng) 目 管 理 方 式 、 原 理 圖 和 PCB 圖的 雙 向 同 步 技 術(shù) 、 多 通 道 設(shè) 計(jì) 、 拓 樸 自 動(dòng) 布 線 以 及 電 路 仿 真 等 技 術(shù) 結(jié) 合 在 一 起 ，為 電 路 設(shè) 計(jì) 提 供 了 強(qiáng) 大 的 支 持 。 與 較 早 的 版 本 Protel99 相 比 ， Protel DXP 2022 不 僅 在 外 觀 上 顯 得 更 加 豪 華 、人 性 化 ， 而 且 極 大 地 強(qiáng) 化 了 電 路 設(shè) 計(jì) 的 同 步 化 ， 同 時(shí) 整 合 了 VHDL 和 FPGA 設(shè)計(jì) 系 統(tǒng) ， 其 功 能 大 大 加 強(qiáng) 了 。 FPGA 的常用開發(fā)工具本設(shè)計(jì)采用 Quartus II 開發(fā)軟件，其提供了一種與結(jié)構(gòu)無關(guān)的全集成化設(shè)計(jì)環(huán)境，使設(shè)計(jì)者能對 Altera 的各種產(chǎn)品系列方便地進(jìn)行設(shè)計(jì)輸入、快速處理和器件編程。Quartus II 開發(fā)系統(tǒng)具有強(qiáng)大的處理能力和高度的靈活性，它的優(yōu)點(diǎn)主要表現(xiàn)在以下方面：與結(jié)構(gòu)無關(guān)：Quartus II 系統(tǒng)的編譯程序，支持 Altera 全部系列的 PLD 產(chǎn)品，提供與結(jié)構(gòu)無關(guān)的設(shè)計(jì)開發(fā)環(huán)境，具有強(qiáng)大的邏輯綜合與優(yōu)化功能。全集成化：Quartus II 的設(shè)計(jì)輸入、邏輯綜合、布局布線、仿真校驗(yàn)和編程西南科技大學(xué)本科生畢業(yè)論文7下載等功能都全部集成在統(tǒng)一的開發(fā)環(huán)境下，可以加快動(dòng)態(tài)開發(fā)和調(diào)試，縮短開發(fā)周期。硬件描述語言(HDL)： QuartusII 支持各種 HDL 輸入選項(xiàng)，包括VHDL，Verilog HDL 和 Altera 的硬件描述語言 AHDL。豐富的設(shè)計(jì)庫：Quartus II 提供豐富的庫單元供設(shè)計(jì)者調(diào)用，其中包括各類常用的基本數(shù)字器件，以及參數(shù)化的宏單元模塊(MegaFunction)。在本系統(tǒng)設(shè)計(jì)中，采用了國際上通用的 VHDL 語言對某些具有特定功能的邏輯模塊進(jìn)行設(shè)計(jì)。VHDL(Very High Speed Integrated Circuit Hardware Description Language)，即甚高速集成電路硬件描述語言，已經(jīng)成為一個(gè)電子電路和系統(tǒng)的描述、建模、綜合的工業(yè)標(biāo)準(zhǔn)。它具有強(qiáng)大的語言結(jié)構(gòu)，可以用簡潔明確的代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)。它具有多層次的設(shè)計(jì)描述功能，支持設(shè)計(jì)庫和可重復(fù)使用元件的生成。西南科技大學(xué)本科生畢業(yè)論文8第 3 章 系統(tǒng)硬件設(shè)計(jì) 系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)主要完成的任務(wù)是將采集到的圖像數(shù)據(jù)傳輸?shù)接?jì)算機(jī)中處理，這一過程需要完善的硬件平臺作為保障才能將大量數(shù)據(jù)實(shí)時(shí)無誤的傳輸。該硬件平臺主要包括如下幾個(gè)部分:線陣 CCD 圖像傳感器、VSP5010 圖像數(shù)字轉(zhuǎn)換器、FPGA 最小系統(tǒng)，硬件結(jié)構(gòu)如圖 31 所示。線陣 CCD 圖像傳感器將采集到的圖像信號轉(zhuǎn)化成電壓信號輸出，然后經(jīng)過 VSP5010 對該信號進(jìn)行模擬前端處理，最終轉(zhuǎn)換成數(shù)字信號。FPGA 是整個(gè)系統(tǒng)的控制核心，系統(tǒng)采用的是 Altera 公司 Cyclone 系列的 EP1C3 來產(chǎn)生線陣 CCD 圖像傳感器、模擬前端處理器的驅(qū)動(dòng)脈沖和控制信號，并把VSP5010 輸出的數(shù)字圖像信號緩存于利用 IP 核(Intellectual Property core)產(chǎn)生的內(nèi)部雙口 RAM 緩存器中。F P G AE P 1 C 3A F EV S P 5 0 1 0電源配置電路 I O 接口電壓轉(zhuǎn)換7 4 L V C 1 6 2 4 5晶振C C DT C D 1 5 0 1 D圖 31 系統(tǒng)硬件結(jié)構(gòu)圖 CCD 硬件設(shè)計(jì) CCD 工作原理 CCD 是基于金屬 —氧化物 —半導(dǎo)體技術(shù)的光電轉(zhuǎn)換器件，它是由很多光敏像元組成的，即在 P 型( 或 N 型)硅襯底的表面用氧化方法形成一層厚度約 的二氧化硅層，再在二氧化硅上蒸鍍一層金屬膜，并用光刻的方法制成柵狀電極。CCD 的基本工作步驟為：把入射光子轉(zhuǎn)變成電荷，把這些電荷轉(zhuǎn)移到輸出放大器上，并把電荷轉(zhuǎn)變成電壓或電流信號，使這些電壓或電流能被傳感器外的電路感知。當(dāng)柵極西南科技大學(xué)本科生畢業(yè)論文9施加正偏壓后，空穴被排斥，產(chǎn)生耗盡區(qū)，偏壓繼續(xù)增加，耗盡區(qū)將進(jìn)一步向半導(dǎo)體內(nèi)延伸，將半導(dǎo)體電子吸引到表面，形成一層極薄但電荷濃度很高的反型層。CCD 中電荷從一個(gè)位置轉(zhuǎn)移到另一個(gè)位置，在開始時(shí)刻，有一些電荷存儲在偏壓為10V 的第一個(gè)電極下的勢阱中，其它電極上均加有大于閾值的較低電壓。經(jīng)過一定時(shí)刻后，各電極上的電壓發(fā)生變化，電荷包向右移動(dòng)。將按一定規(guī)律變化的電壓(如外部的時(shí)鐘電壓)加到 CCD 各電極上，電極下的電荷包就沿半導(dǎo)體表面按一定方向轉(zhuǎn)移到輸出端，實(shí)現(xiàn)圖像的自掃描，從而將照射在 CCD 上的光學(xué)圖像轉(zhuǎn)換成電信號圖像，直接顯示圖像全貌。圖 32 是線陣 CCD 的結(jié)構(gòu)示意圖，可以看出器件主要有光敏區(qū)、轉(zhuǎn)移區(qū)、輸出單元這三部分組成。光敏區(qū)由 N 個(gè)光敏元排成一列，光敏單元始終進(jìn)行光積分，當(dāng)轉(zhuǎn)移柵加高電平時(shí)，N 個(gè)光信號電荷包并行轉(zhuǎn)移到所對應(yīng)的那位 CCD 中，然后，轉(zhuǎn)移柵加低電平，轉(zhuǎn)移中斷，進(jìn)行下一行積分。N 個(gè)電荷包依次沿著 CCD 串行傳輸，每驅(qū)動(dòng)一個(gè)周期，各信號電荷包向輸出端方向轉(zhuǎn)移一位，第一個(gè)驅(qū)動(dòng)周期輸出第一個(gè)光敏元信號電荷包。第二個(gè)驅(qū)動(dòng)周期輸出第二個(gè)光敏元信號電荷包，依次類推，第N 個(gè)驅(qū)動(dòng)周期輸出第 N 個(gè)光敏元信號電荷包。當(dāng)一行的 N 個(gè)信號全部讀完，產(chǎn)生一個(gè)觸發(fā)信號，使轉(zhuǎn)移柵變?yōu)楦唠娖?，將新一行?N 個(gè)光信號電荷包并行轉(zhuǎn)移到 CCD中，開始新一行信號傳輸和讀出，周而復(fù)始。圖 32 線陣 CCD 結(jié)構(gòu)圖 CCD 的主要特性參數(shù)轉(zhuǎn)移效率轉(zhuǎn)移效率 η是指電荷包在進(jìn)行每一次轉(zhuǎn)移中的效率，即電荷包從一個(gè)柵轉(zhuǎn)移到下一個(gè)柵時(shí)，有 η部分的電荷轉(zhuǎn)移過去，余下 e 部分沒有被轉(zhuǎn)移，e 稱轉(zhuǎn)移損失率，根據(jù)電荷守恒原理有： η=1－e ()由定義可知，一個(gè)電荷量為 的電荷包，經(jīng)過 n 次轉(zhuǎn)以后的輸出電荷量應(yīng)為:0Q西南科技大學(xué)本科生畢業(yè)論文10 ()0nQ??即總效率為: ()0/nn由于 CCD 中的信號電荷包大都要經(jīng)歷成百上千次的轉(zhuǎn)移，即使 η 值幾乎接近1，但其總效率往往仍然很低。暗電流CCD 成像器件在既無光注入又無電注入情況下的輸出信號稱暗信號，即暗電流。暗電流的根本起因在于耗盡區(qū)產(chǎn)生復(fù)合中心的熱激發(fā)。由于工藝過程不完善及材料不均勻等因素的影響，CCD 中暗電流密度的分布是不均勻的。暗電流的危害主要有兩個(gè)方面，即限制器件的低頻限和引起固定圖像噪聲。靈敏度指在一定光譜范圍內(nèi)單位曝光量的輸出信號電壓(電流)。曝光量是指光強(qiáng)與光照時(shí)間之積，也相當(dāng)于投射到光敏元上的單位輻射功率所產(chǎn)生的電壓(電流)，其單位為 V/W（A/W） 。CCD 的光譜響應(yīng)基本上由光敏元材料決定，也與光敏元結(jié)構(gòu)尺寸差異、電極材料和器件轉(zhuǎn)移效率不均勻等因素有關(guān)。光譜響應(yīng)CCD 對不同波長的光的響應(yīng)程度是不一樣的。例如，CCD 對藍(lán)光的響應(yīng)是比較差的，這是因?yàn)樵诙嗑Ч柚兴{(lán)光被吸收的比較厲害，以及在多晶硅—氧化物—硅等層中引起的多層干涉的結(jié)果。通常把響應(yīng)度等于峰值響應(yīng)的一半所對應(yīng)的波長范圍稱為光譜響應(yīng)范圍。普通 CCD 的光譜響應(yīng)范圍為 400～1100nm。噪聲CCD 的噪聲可歸納為三類:散粒噪聲、轉(zhuǎn)移噪聲和熱噪聲。(1) 散粒噪聲在 CCD 中，無論是光注入、電注入還是熱產(chǎn)生的信號電荷包的電子數(shù)總有一定的不確定性，也就是圍繞平均值上下變化，形成噪聲。這種噪聲常被稱為散粒噪聲，它與頻率無關(guān)，是一種白噪聲。散粒噪聲代表著器件最高信噪比的極限，片外的信號處理電路不能對此噪聲進(jìn)行抑制。(2) 轉(zhuǎn)移噪聲轉(zhuǎn)移噪聲主要是由轉(zhuǎn)移損失及表面態(tài)俘獲引起的噪聲，這種噪聲具有累積性和相關(guān)性。累積性是指轉(zhuǎn)移噪聲是在轉(zhuǎn)移過程中逐次累積起來的，與轉(zhuǎn)移次數(shù)成正比。西南科技大學(xué)本科生畢業(yè)論文11相關(guān)性是指相鄰電荷包的轉(zhuǎn)移噪聲是相關(guān)的，因?yàn)殡姾砂谵D(zhuǎn)移過程中，每當(dāng)有一過量△Q 電荷轉(zhuǎn)移到下一勢阱時(shí)，必然在原來勢阱中留下一減量 △Q 電荷，這份減量電荷疊加到下一個(gè)電荷包中，所以電荷包每次轉(zhuǎn)移要引起兩份噪聲。這兩份噪聲分別于前、后相鄰周期的電荷包的轉(zhuǎn)移噪聲相關(guān)。(3) 熱噪聲熱噪聲是由于固體中載流子的無規(guī)則熱運(yùn)動(dòng)引起的，在 OK 以上，無論其中有無外加電流通過，都有熱噪聲，對信號電荷注入及輸出影響最大，它相當(dāng)于電阻熱噪聲和電容的總寬帶噪聲之和。以上 3 種噪聲源是獨(dú)立無關(guān)的，所以 CCD 得總噪聲功率是它們的均方和。在CCD 圖像數(shù)據(jù)采集過程中，要盡可能的得到精確的 CCD 信號，且最大程度的降低CCD 的噪聲，提高信噪比。降低噪聲的主要方法有 :采用相關(guān)雙采樣 CDS(Correlated Double Sampling)技術(shù)、雙斜積分法、小波變換校正法、提高 CCD 工作頻率、帶通濾波器法、制冷方法等。本系統(tǒng)采用了基于數(shù)字技術(shù)的相關(guān)雙采樣方法對噪聲進(jìn)行抑制。分辨率分辨率是攝像器件最重要的參數(shù)之一，它表明 CCD 成像器件對景物細(xì)節(jié)的鑒別能力。通常用每毫米能分辨的線對數(shù)表示，即 lp/mm。有時(shí)也用可分辨的最小尺寸表示，它是可分辨的空間頻率的倒數(shù)。例如一個(gè) CCD 能分辨的最大空間頻率為20lp/mm，則可分辨的最小尺寸為 。分辨率與 CCD 器件的像素尺寸有直接關(guān)系，像素尺寸越小，分辨率越高。通?？煞直娴淖钚〕叽缂s為像素尺寸的 2 倍。目前 CCD 的像素尺寸為 6～14um，可分辨的最小尺寸為 ～ ，對應(yīng)的線對數(shù)為 85～35lp/mm。 CCD 驅(qū)動(dòng)電路設(shè)計(jì)CCD 是圖像采集系統(tǒng)的核心，在應(yīng)用 CCD 圖像傳感器時(shí)，需要解決的問題主要有兩個(gè)，即產(chǎn)生正確的脈沖時(shí)序驅(qū)動(dòng) CCD 器件和輸出信號的采集處理。為了保證CCD 圖像傳感器正確穩(wěn)定的工作并充分發(fā)揮它的光電轉(zhuǎn)換功能，必須設(shè)計(jì)出能夠產(chǎn)生符合 CCD 器件工作所需時(shí)序的驅(qū)動(dòng)控制電路。系統(tǒng)利用先進(jìn)的 FPGA 技術(shù)產(chǎn)生高速穩(wěn)定的 CCD 驅(qū)動(dòng)時(shí)序，具體的程序?qū)崿F(xiàn)部分將在第四章詳細(xì)介紹。TCD1501D 芯片基本結(jié)構(gòu)系統(tǒng)選用了日本東芝公司生產(chǎn)的 TCD1501D 線陣 CCD 圖像傳感器，它是一款西南科技大學(xué)本科生畢業(yè)論文12高速、低暗電流的 5000 像元線陣 CCD 器件。芯片封裝形式為 DIP22 雙列直插式，TCD1501D 的管腳分部和結(jié)構(gòu)如圖 33 所示，表 31 為引腳名稱說明。 表 31 TCD1501D 引腳說明 圖 33 TCD1501D 管腳圖 圖 34 所示為 TCD1501D 原理結(jié)構(gòu)圖，由圖可知， TCD1501D 由光敏區(qū)、轉(zhuǎn)移柵、模擬移位寄存器及信號輸出單元組成。該傳感器內(nèi)部包含一列 5076 個(gè)光敏二極管，前面 64 個(gè)和后面 12 個(gè)是作暗電流檢測而被遮蔽的，中間 5000 個(gè)光電二極管是曝光像敏單元。當(dāng)掃描一張 A3 的圖紙時(shí)可達(dá)到 16 線/mm 的精度，該器件工作在5V 驅(qū)動(dòng)脈沖，12V 的電源條件下。φ1E、O 電荷轉(zhuǎn)移脈沖φ2E、O 電荷轉(zhuǎn)移脈沖φ1B 末級時(shí)鐘φ2B 末級時(shí)鐘SH 幀轉(zhuǎn)移脈沖RS 復(fù)位脈沖SP 采樣保持脈沖CP 鉗位脈沖OS 信號輸出DOS 補(bǔ)償信號輸出SS 地OD 電源NC 未連接西南科技大學(xué)本科生畢業(yè)論文13圖 3