【正文】 ...................................................................................35參考文獻(xiàn) .........................................................................................................................36附 錄 .........................................................................................................................37西南科技大學(xué)本科生畢業(yè)論文1第 1 章 緒論 論文的研究背景及意義電荷耦合器件（Charge Couple Device，簡稱 CCD）是一種光電轉(zhuǎn)換式圖像傳感器，它是由美國貝爾(Bell) 實驗室的 和 在 1969 年秋發(fā)明的。本人完全意識到本聲明的法律后果由本人承擔(dān)。作 者 簽 名：　　 　 　　 日　 期：　　 　 　　 指導(dǎo)教師簽名：　　 　 　　 日 　　期：　　 　 　　 使用授權(quán)說明本人完全了解 大學(xué)關(guān)于收集、保存、使用畢業(yè)設(shè)計（論文）的規(guī)定，即：按照學(xué)校要求提交畢業(yè)設(shè)計（論文）的印刷本和電子版本；學(xué)校有權(quán)保存畢業(yè)設(shè)計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務(wù)；學(xué)校可以采用影印、縮印、數(shù)字化或其它復(fù)制手段保存論文；在不以贏利為目的前提下，學(xué)?？梢怨颊撐牡牟糠只蛉績?nèi)容。該控制板將 CCD 的驅(qū)動脈沖產(chǎn)生和圖像數(shù)據(jù)采集集于一體，有效簡化了 CCD 測量應(yīng)用系統(tǒng)前端的外部電路設(shè)計，提高了圖像數(shù)據(jù)采集速率和質(zhì)量，并具有靈活性強，易于擴展等特點?；?FPGA 的線型 CCD 高速驅(qū)動采集一體化控制板設(shè)計摘要：線型 CCD 圖像傳感器在工業(yè)檢測、圖像測量和機器視覺等方面有著廣泛的應(yīng)用。關(guān)鍵詞：線型 CCD； FPGA； AFE； 驅(qū)動； 數(shù)據(jù)采集 Linear CCD Highspeed Drive and Acquisition Design of Integrated Control Board Based on FPGAAbstract: The linear CCD image sensor has a wide range of applications in industrial inspection, image measurement and machine vision. The paper describes how to design a FPGAbased highspeed acquisition integrated control board based on former processing, driven control and signal acquisition in CCD measurement. This control board adopts ALTERA Cyclone series FPGA and TI VSP5010, which is particularly used as image signal processing chip. In this design, FPGA is responsible to configure the VSP5010, generate dualchannel CCD driven pulse, control and receive the image data converted by A/D, besides, it can send the acquisition data to puter for later processing. This control board integrates the driven pulse generation of CCD and image data acquisition, which can effectively simplify the front periphery circuit of CCD measurement application system, enhance the efficiency and quality of image data acquisition, it is also flexible and easy to expand.Key words: linear CCD, FPGA, AFE, drive, data acquisition 畢業(yè)設(shè)計（論文）原創(chuàng)性聲明和使用授權(quán)說明原創(chuàng)性聲明本人鄭重承諾：所呈交的畢業(yè)設(shè)計（論文），是我個人在指導(dǎo)教師的指導(dǎo)下進(jìn)行的研究工作及取得的成果。作者簽名：　　 　 　　 日　 期：　　 　 　　 學(xué)位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導(dǎo)師的指導(dǎo)下獨立進(jìn)行研究所取得的研究成果。作者簽名： 日期： 年 月 日學(xué)位論文版權(quán)使用授權(quán)書本學(xué)位論文作者完全了解學(xué)校有關(guān)保留、使用學(xué)位論文的規(guī)定，同意學(xué)校保留并向國家有關(guān)部門或機構(gòu)送交論文的復(fù)印件和電子版，允許論文被查閱和借閱。CCD 利用光電轉(zhuǎn)換原理把圖像信息直接轉(zhuǎn)換成電信號，將待測物入射到CCD 光敏面上的光強分布信息轉(zhuǎn)換成電荷量信號，按指定時序一路或多路串行輸出，電荷量信號經(jīng)必要的調(diào)理電路和處理軟件處理再現(xiàn)原待測物的信息，從而實現(xiàn)了非電量的電測量。面陣 CCD 的優(yōu)點是可以獲取二維圖像信息，測量圖像直觀。一般看來，這兩方面的要求導(dǎo)致用線陣 CCD 獲取圖像有以下不足：圖像獲取時間長，測量效率低；由于掃描運動及相應(yīng)的位置反饋環(huán)節(jié)的存在，增加了系統(tǒng)復(fù)雜性和成本；圖像精度可能受掃描運動精度的影響而降低，最終影響測量精度。 對于高速CCD圖像采集系統(tǒng)而言，驅(qū)動電路的設(shè)計和CCD輸出信號的采集處理是關(guān)鍵。而且要求開發(fā)者能熟練運用單片機，對匯編、C語言也要有相當(dāng)了解，開發(fā)難度較高，不利于CCD器件的進(jìn)一步推廣。 CCD 器件應(yīng)用發(fā)展現(xiàn)狀目前，CCD 圖像傳感器的發(fā)展現(xiàn)狀歸納起來有以下幾點:高分辨率隨著超大規(guī)模微細(xì)加工技術(shù)的發(fā)展，CCD 光敏元密度得到不斷的提高，器件分辨率越來越高。隨著國防科學(xué)、生物醫(yī)學(xué)工程的發(fā)展，超小型 CCD 像感器的需來越大。拼接技術(shù)線陣 CCD 端到端拼接起來可得到極長的陣列和極高的分辨率。西南科技大學(xué)本科生畢業(yè)論文4論文內(nèi)容具體包括：圖像采集系統(tǒng)的總體方案設(shè)計。(3) 系統(tǒng) PCB 板設(shè)計。西南科技大學(xué)本科生畢業(yè)論文5第 2 章 系統(tǒng)總體設(shè)計 系統(tǒng)總體結(jié)構(gòu)圖像采集系統(tǒng)主要由照明系統(tǒng)、線陣 CCD 圖像傳感器、模擬前端處理器電路、數(shù)據(jù)緩存器及傳輸接口等組成，系統(tǒng)總體結(jié)構(gòu)圖如圖 21 所示。這些器件可以通過軟件編程而能夠?qū)ζ溆布Y(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計可以如同軟件設(shè)計那樣方便快捷。簡而言之，EDA 技術(shù)就是利用軟件程序和工具來設(shè)計并實現(xiàn)硬件產(chǎn)品。Protel DXP2022 是 Altium 公 司 于 2022 年 推 出 的 最 新 版 本 的 電 路 設(shè) 計 軟 件 ， 該 軟件 能 實 現(xiàn) 從 概 念 設(shè) 計 ， 頂 層 設(shè) 計 直 到 輸 出 生 產(chǎn) 數(shù) 據(jù) 以 及 這 之 間 的 所 有 分 析 驗 證 和設(shè) 計 數(shù) 據(jù) 的 管 理 。 與 較 早 的 版 本 Protel99 相 比 ， Protel DXP 2022 不 僅 在 外 觀 上 顯 得 更 加 豪 華 、人 性 化 ， 而 且 極 大 地 強 化 了 電 路 設(shè) 計 的 同 步 化 ， 同 時 整 合 了 VHDL 和 FPGA 設(shè)計 系 統(tǒng) ， 其 功 能 大 大 加 強 了 。硬件描述語言(HDL)： QuartusII 支持各種 HDL 輸入選項，包括VHDL，Verilog HDL 和 Altera 的硬件描述語言 AHDL。它具有強大的語言結(jié)構(gòu)，可以用簡潔明確的代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計。線陣 CCD 圖像傳感器將采集到的圖像信號轉(zhuǎn)化成電壓信號輸出，然后經(jīng)過 VSP5010 對該信號進(jìn)行模擬前端處理，最終轉(zhuǎn)換成數(shù)字信號。當(dāng)柵極西南科技大學(xué)本科生畢業(yè)論文9施加正偏壓后，空穴被排斥，產(chǎn)生耗盡區(qū)，偏壓繼續(xù)增加，耗盡區(qū)將進(jìn)一步向半導(dǎo)體內(nèi)延伸，將半導(dǎo)體電子吸引到表面，形成一層極薄但電荷濃度很高的反型層。圖 32 是線陣 CCD 的結(jié)構(gòu)示意圖，可以看出器件主要有光敏區(qū)、轉(zhuǎn)移區(qū)、輸出單元這三部分組成。當(dāng)一行的 N 個信號全部讀完，產(chǎn)生一個觸發(fā)信號，使轉(zhuǎn)移柵變?yōu)楦唠娖剑瑢⑿乱恍械?N 個光信號電荷包并行轉(zhuǎn)移到 CCD中，開始新一行信號傳輸和讀出，周而復(fù)始。由于工藝過程不完善及材料不均勻等因素的影響，CCD 中暗電流密度的分布是不均勻的。CCD 的光譜響應(yīng)基本上由光敏元材料決定，也與光敏元結(jié)構(gòu)尺寸差異、電極材料和器件轉(zhuǎn)移效率不均勻等因素有關(guān)。普通 CCD 的光譜響應(yīng)范圍為 400～1100nm。散粒噪聲代表著器件最高信噪比的極限，片外的信號處理電路不能對此噪聲進(jìn)行抑制。這兩份噪聲分別于前、后相鄰周期的電荷包的轉(zhuǎn)移噪聲相關(guān)。降低噪聲的主要方法有 :采用相關(guān)雙采樣 CDS(Correlated Double Sampling)技術(shù)、雙斜積分法、小波變換校正法、提高 CCD 工作頻率、帶通濾波器法、制冷方法等。有時也用可分辨的最小尺寸表示，它是可分辨的空間頻率的倒數(shù)。目前 CCD 的像素尺寸為 6～14um，可分辨的最小尺寸為 ～ ，對應(yīng)的線對數(shù)為 85～35lp/mm。TCD1501D 芯片基本結(jié)構(gòu)系統(tǒng)選用了日本東芝公司生產(chǎn)的 TCD1501D 線陣 CCD 圖像傳感器，它是一款西南科技大學(xué)本科生畢業(yè)論文12高速、低暗電流的 5000 像元線陣 CCD 器件。當(dāng)掃描一張 A3 的圖紙時可達(dá)到 16 線/mm 的精度，該器件工作在5V 驅(qū)動脈沖，12V 的電源條件下。系統(tǒng)中使用 74LVC16245 實現(xiàn)電平標(biāo)準(zhǔn)轉(zhuǎn)換的功能，它是16 位高速 CMOS 雙向線驅(qū)動器，采用單電源供電方式，可以增強電流驅(qū)動能力，工作頻率可達(dá) 40MHZ。圖 36 所示為系統(tǒng)的 CCD 驅(qū)動電路硬件原理圖。1DIRB23GN456VC7890OEALSPHveadr X_圖 36 CCD 驅(qū)動電路硬件設(shè)計 AFE 電路設(shè)計 AFE 功能分析AFE（Analog Front End） ，又稱模擬前端處理。一個完整的 AFE 處理器包括輸入箝位，相關(guān)雙采樣，程控增益放大，模數(shù)轉(zhuǎn)換等功能。VSP5010 是一款面向 CCD 的完善的低功耗雙通道模擬信號處理器。VSP5010 的引腳圖如圖 37 所示。西南科技大學(xué)本科生畢業(yè)論文16圖 38 VSP5010 的內(nèi)部結(jié)構(gòu)圖直流重建 直流重建的目的是實現(xiàn)直流電平箝位。在實際電路設(shè)計中，將 CCD 輸出信號經(jīng)過一個 的耦合電容連接到 VSP5010 的 CCD 信號輸入引腳，在耦合電容端產(chǎn)生一個理想的直流偏置電壓，可以將 CCD 信號的直流電平箝位在 左右。輸入箝位 輸入箝位的目的是去除 CCD 的黑電平偏移。VSP5010 的配置由 FPGA負(fù)責(zé)完成。A/D 轉(zhuǎn)換器 VSP5010 內(nèi)部含有一個高速、低功耗的 A/D 轉(zhuǎn)換器。Cyclone 器件具有為大批量價格敏感應(yīng)用優(yōu)化的功能集，這些應(yīng)用市場包括消費類、工業(yè)類、汽車業(yè)、計算機和通信類。Cyclone 器件具有雙數(shù)據(jù)速率 (DDR)SDRAM 和 FCRAM接口的專用電路。 Cyclone FPGA 綜合考慮了邏輯、存儲器、PLL 和高級 I/O 接口，是價格敏感應(yīng)用的最佳選擇。 JTAG 口及 AS 模式接口FPGA 的配置模式 FPGA 的配置方式多種多樣，各個廠商之間很少有通用的配置標(biāo)準(zhǔn)，隨著新器件的推出，配置方式也不斷更新。JTAG 方式：JTAG 方式是所有配置方式中優(yōu)先級最高的，它利用 中定義的 JTAG 標(biāo)準(zhǔn)接口進(jìn)行配置。采用 1M 容量的 EPCS1串行 FPGA 配置芯片，完全滿足設(shè)計要求。雙面板包括頂層和底層，均有敷銅，都可以進(jìn)行布線。隨著電子技術(shù)的高速發(fā)展，電路設(shè)計越來越繁瑣，電路板也隨之越來越復(fù)雜，多層電路板得到了越來越多的應(yīng)用。元器件封裝的命名標(biāo)準(zhǔn)一般為元器件類型加上焊盤距離或者焊盤數(shù)，通?？梢愿鶕?jù)元器件封裝編號來判斷元器件的相關(guān)參數(shù)。選擇元器件的焊盤類型要綜合考慮該元器件的外觀、布置形式以及受熱情況、受力方向等因素。為連通 PCB 板各層之間的電路，在需要連通的導(dǎo)線交匯處鉆上一個公共孔，這就是過孔。一般情況下，設(shè)計電路時盡量少用過孔，一旦選用就務(wù)必處理好它與周邊各實體的間隙。阻焊膜則正好相反，為了阻止電路板上非焊盤處的銅箔粘錫，焊盤以外的各部分都要涂敷阻焊膜。差的信號完整性不是由某個單一因素引起的，而是由電路設(shè)計中多種因素共同導(dǎo)致的，因此，信號完整性分析就成了進(jìn)行 PCB 板級和系統(tǒng)級設(shè)計、分析的基礎(chǔ)。反射是源端與負(fù)載端阻抗不匹配導(dǎo)致的，負(fù)載會將一部分電壓反射回源端。此外，為了減輕反射，還可以選擇降低系統(tǒng)頻率以便在下一個信號加載到傳輸線上之前達(dá)到反射穩(wěn)態(tài)，但對于高速系統(tǒng)來說，在總線頻率達(dá)到一定閡值之后，反射在一個周期內(nèi)無法達(dá)到穩(wěn)態(tài)，所以這種方法在高速系統(tǒng)中不太實際。盡管大多數(shù)元件在接收端都有輸入二極管對其進(jìn)行保護(hù)，但有