【正文】 以上現(xiàn)象說明 FPGA 芯片已成功配置并工作正常，按鍵和 LED 模塊工作正常。用示波器測量晶振輸出引腳，得到了穩(wěn)定的 50MHz 時鐘信號，說明晶振也工作正常。西南科技大學本科生畢業(yè)論文25在布線過程時，出現(xiàn)不能自動布線的問題，而且 FPGA 芯片的引腳全部變綠。如果地線通過電流的能力不夠，那么當大量的開關電路同時由邏輯高變?yōu)檫壿嫷蜁r，就會導致芯片內(nèi)部參考地的電壓漂移，即地彈。信號完整性問題一般是由電路板設計中的走線、PCB 板材和阻抗匹配等導致的。例如，對發(fā)熱量較大且受力的焊盤，可將其設計成“淚滴狀” 。 PCB 板的設計 PCB 設計常識一般來說，印制電路板包括單面板、雙面板和多層板。Cyclone FPGA 中有兩個 PLL 提供六個輸出和層次時鐘結(jié)構，以及復雜設計的時鐘管理電路。一些 CCD 信號有很大的黑電平偏移電壓，如果不及時將這個偏移量去除，將會對芯片內(nèi)部 DPGA 電路的可用放大空間有很大的影響。它內(nèi)含最高 31MSPS 的相關雙采樣（CDS）電路、可編程增益放大器（DPGA） 、14 位精度的最高采樣率為 31MSPS 的 A/D 轉(zhuǎn)換器。由于 74LVC16245 輸入高電平的最小值為 2V，輸出高電平為5V，所以利用它達到了驅(qū)動 TCD1501D 所需高電平電壓值的作用。例如一個 CCD 能分辨的最大空間頻率為20lp/mm，則可分辨的最小尺寸為 。噪聲CCD 的噪聲可歸納為三類:散粒噪聲、轉(zhuǎn)移噪聲和熱噪聲。光敏區(qū)由 N 個光敏元排成一列，光敏單元始終進行光積分，當轉(zhuǎn)移柵加高電平時，N 個光信號電荷包并行轉(zhuǎn)移到所對應的那位 CCD 中，然后，轉(zhuǎn)移柵加低電平，轉(zhuǎn)移中斷，進行下一行積分。豐富的設計庫：Quartus II 提供豐富的庫單元供設計者調(diào)用，其中包括各類常用的基本數(shù)字器件，以及參數(shù)化的宏單元模塊(MegaFunction)。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設計方法、設計過程和設計觀念，促進了 EDA 技術的迅速發(fā)展。拼接技術可根據(jù)應用需要靈活選擇拼接器件和拼接規(guī)模，這對軍事應用、天文觀測、光譜分析等是特別有用的。早期的CCD驅(qū)動電路幾乎全部是由普通數(shù)字電路芯片實現(xiàn)的,需要焊接很多電子元件,導致整個電路體積較大、設計復雜且過于偏重于硬件的實現(xiàn)。本人授權　　 　 　大學可以將本學位論文的全部或部分內(nèi)容編入有關數(shù)據(jù)庫進行檢索，可以采用影印、縮印或掃描等復制手段保存和匯編本學位論文。該控制板選用了Altera 公司的 Cyclone 系列 FPGA 和 TI 公司的專用圖像信號處理芯片VSP5010，由 FPGA 對 VSP5010 進行配置，生成雙路 CCD 驅(qū)動脈沖，控制接收 A/D 變換后的圖像數(shù)據(jù)，并以適當?shù)慕涌诜绞綄⒉杉瘮?shù)據(jù)送入計算機以便進行后期處理。CCD 器件按其感光單元的排列方式分為線陣 CCD 和面陣 CCD 兩類，如圖 11和圖 12 所示。如要改變驅(qū)動電路的時序，增加某些功能，僅需要對器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實現(xiàn)驅(qū)動電路的更新?lián)Q代。圖像采集系統(tǒng)的硬件設計(1) 線陣 CCD 驅(qū)動電路設計。目前，EDA 技術已經(jīng)成為現(xiàn)代電子設計領域的基本手段，涵蓋印制電路板(PCB)設計、可編程邏輯器件開發(fā)、專用集成芯片設計以及系統(tǒng)驗證等諸多領域。西南科技大學本科生畢業(yè)論文8第 3 章 系統(tǒng)硬件設計 系統(tǒng)硬件結(jié)構系統(tǒng)主要完成的任務是將采集到的圖像數(shù)據(jù)傳輸?shù)接嬎銠C中處理，這一過程需要完善的硬件平臺作為保障才能將大量數(shù)據(jù)實時無誤的傳輸。暗電流CCD 成像器件在既無光注入又無電注入情況下的輸出信號稱暗信號，即暗電流。累積性是指轉(zhuǎn)移噪聲是在轉(zhuǎn)移過程中逐次累積起來的，與轉(zhuǎn)移次數(shù)成正比。為了保證CCD 圖像傳感器正確穩(wěn)定的工作并充分發(fā)揮它的光電轉(zhuǎn)換功能，必須設計出能夠產(chǎn)生符合 CCD 器件工作所需時序的驅(qū)動控制電路。由于 74LVC16245 可以同時驅(qū)動兩片 TCD1501D，所以這里設計了兩個接口 P1 和P2。主要包含直流重建、相關雙采樣、輸入箝位、可編程增益放大器（DPGA） 、黑電平箝位、A/D 轉(zhuǎn)換器等模塊。它的工作原理是：首先，通過對相應寄存器配置，獲得需要的箝位電平，可調(diào)范圍為 0～510 LSB；然后，在信號的消隱期，ADC 的輸出電壓與用戶通過寄存器配置的黑電平向比較；最后，比較后的信號通過濾波降低噪聲，將修正的信號通過 DAC 重新輸入 ADC。EP1C3TQ144C8 除表 33 所示的特點外，其它特性如下：內(nèi)核工作電壓為 ；片上的鎖相環(huán)電路可以提供輸入時鐘的 1～32 分頻或倍頻、156～417ps 移相或可變占空比的時鐘輸出，輸出時鐘信號的特性可直接在開發(fā)軟件里設定。在雙面板上進行設計相對比較容易，而且成本較低，因此用雙面板制作電路是比較理想的選擇。從俯視角度觀察過孔，包含兩個尺寸，即通孔直徑和過孔直徑。常用的布線拓撲方法有樹狀法、菊鏈法、星狀法和回路法。在電路設計中，信號完整性問題是一個復雜的問題，往往有許多難以預料的因素會影響整個系統(tǒng)的性能。后來老師指出去耦電容應該放在 FPGA 的供電電源引腳和地之間，并該就近安放。全部焊接完成后的系統(tǒng)板如西南科技大學本科生畢業(yè)論文27圖 314 和圖 315 所示。下面分別介紹 CCD 驅(qū)動、VSP5010 配置、雙口 RAM 緩沖器以及采控主模塊的程序設計。對 LED3 通過一個與門處理，使其在按鍵 KEY3 長按時會一直亮，否則就不斷閃爍。最后再次對布線進行優(yōu)化，補淚滴，并雙面對地覆銅。本設計采用雙面板，頂層主要放置核心器件，如FPGA，VSP5010 等，底層主要放置一些去耦電容，電阻。盡管大多數(shù)元件在接收端都有輸入二極管對其進行保護，但有時過沖和下沖電平會在瞬間遠遠超過元件可承受的電壓范圍，從而損壞元器件。阻焊膜則正好相反，為了阻止電路板上非焊盤處的銅箔粘錫，焊盤以外的各部分都要涂敷阻焊膜。元器件封裝的命名標準一般為元器件類型加上焊盤距離或者焊盤數(shù)，通?？梢愿鶕?jù)元器件封裝編號來判斷元器件的相關參數(shù)。JTAG 方式：JTAG 方式是所有配置方式中優(yōu)先級最高的，它利用 中定義的 JTAG 標準接口進行配置。Cyclone 器件具有為大批量價格敏感應用優(yōu)化的功能集，這些應用市場包括消費類、工業(yè)類、汽車業(yè)、計算機和通信類。在實際電路設計中，將 CCD 輸出信號經(jīng)過一個 的耦合電容連接到 VSP5010 的 CCD 信號輸入引腳，在耦合電容端產(chǎn)生一個理想的直流偏置電壓，可以將 CCD 信號的直流電平箝位在 左右。一個完整的 AFE 處理器包括輸入箝位，相關雙采樣，程控增益放大，模數(shù)轉(zhuǎn)換等功能。當掃描一張 A3 的圖紙時可達到 16 線/mm 的精度，該器件工作在5V 驅(qū)動脈沖，12V 的電源條件下。降低噪聲的主要方法有 :采用相關雙采樣 CDS(Correlated Double Sampling)技術、雙斜積分法、小波變換校正法、提高 CCD 工作頻率、帶通濾波器法、制冷方法等。CCD 的光譜響應基本上由光敏元材料決定，也與光敏元結(jié)構尺寸差異、電極材料和器件轉(zhuǎn)移效率不均勻等因素有關。當柵極西南科技大學本科生畢業(yè)論文9施加正偏壓后，空穴被排斥，產(chǎn)生耗盡區(qū)，偏壓繼續(xù)增加，耗盡區(qū)將進一步向半導體內(nèi)延伸，將半導體電子吸引到表面，形成一層極薄但電荷濃度很高的反型層。 與 較 早 的 版 本 Protel99 相 比 ， Protel DXP 2022 不 僅 在 外 觀 上 顯 得 更 加 豪 華 、人 性 化 ， 而 且 極 大 地 強 化 了 電 路 設 計 的 同 步 化 ， 同 時 整 合 了 VHDL 和 FPGA 設計 系 統(tǒng) ， 其 功 能 大 大 加 強 了 。西南科技大學本科生畢業(yè)論文5第 2 章 系統(tǒng)總體設計 系統(tǒng)總體結(jié)構圖像采集系統(tǒng)主要由照明系統(tǒng)、線陣 CCD 圖像傳感器、模擬前端處理器電路、數(shù)據(jù)緩存器及傳輸接口等組成，系統(tǒng)總體結(jié)構圖如圖 21 所示。隨著國防科學、生物醫(yī)學工程的發(fā)展，超小型 CCD 像感器的需來越大。一般看來，這兩方面的要求導致用線陣 CCD 獲取圖像有以下不足：圖像獲取時間長，測量效率低；由于掃描運動及相應的位置反饋環(huán)節(jié)的存在，增加了系統(tǒng)復雜性和成本；圖像精度可能受掃描運動精度的影響而降低，最終影響測量精度。作者簽名：　　 　 　　 日　 期：　　 　 　　 學位論文原創(chuàng)性聲明本人鄭重聲明：所呈交的論文是本人在導師的指導下獨立進行研究所取得的研究成果。作 者 簽 名：　　 　 　　 日　 期：　　 　 　　 指導教師簽名：　　 　 　　 日 　　期：　　 　 　　 使用授權說明本人完全了解 大學關于收集、保存、使用畢業(yè)設計（論文）的規(guī)定，即：按照學校要求提交畢業(yè)設計（論文）的印刷本和電子版本；學校有權保存畢業(yè)設計（論文）的印刷本和電子版，并提供目錄檢索與閱覽服務；學?？梢圆捎糜坝?、縮印、數(shù)字化或其它復制手段保存論文；在不以贏利為目的前提下，學?？梢怨颊撐牡牟糠只蛉績?nèi)容。線陣 CCD 的優(yōu)點是分辨力高，價格低廉，如 TCD1501D 型線陣 CCD，光敏像元數(shù)目為 5 000，像元尺寸為 7um7um7um (相鄰像元中心距 ),該線陣 CCD 一維成像長度 35 mm，可滿足大多數(shù)測量視場的要求，但要用線陣 CCD 獲取二維圖像，必須配以掃描運動，而且為了能確定圖像每一像素點在被測件上的對應位置，還必須配以光柵等器件以記錄線陣 CCD 每一掃描行的坐標。微型化超小型面陣 CCD 尺寸小，卻具有相當高的分辨率，因此被廣泛地應用于醫(yī)療內(nèi)窺、盲孔檢測等技術中。硬件調(diào)試完成后，對整個圖像采集系統(tǒng)進行實物聯(lián)機調(diào)試。 該 軟 件 將 項 目 管 理 方 式 、 原 理 圖 和 PCB 圖的 雙 向 同 步 技 術 、 多 通 道 設 計 、 拓 樸 自 動 布 線 以 及 電 路 仿 真 等 技 術 結(jié) 合 在 一 起 ，為 電 路 設 計 提 供 了 強 大 的 支 持 。CCD 的基本工作步驟為：把入射光子轉(zhuǎn)變成電荷，把這些電荷轉(zhuǎn)移到輸出放大器上，并把電荷轉(zhuǎn)變成電壓或電流信號，使這些電壓或電流能被傳感器外的電路感知。曝光量是指光強與光照時間之積，也相當于投射到光敏元上的單位輻射功率所產(chǎn)生的電壓(電流)，其單位為 V/W（A/W） 。在CCD 圖像數(shù)據(jù)采集過程中，要盡可能的得到精確的 CCD 信號，且最大程度的降低CCD 的噪聲，提高信噪比。該傳感器內(nèi)部包含一列 5076 個光敏二極管，前面 64 個和后面 12 個是作暗電流檢測而被遮蔽的，中間 5000 個光電二極管是曝光像敏單元。模擬前端系統(tǒng)的工作將直接影響各類應用采集系統(tǒng)的動態(tài)范圍、分辨率、信噪比、線性度、速度等重要參數(shù)，它是提高系統(tǒng)采樣范圍及其采樣位數(shù)的基礎之一。直流重建電路的功能是從信號中恢復出優(yōu)化的信號直流分量，即將疊加在 CCD 像素上的直流電平恢復到一個希望的值。B1234CLPO7SYK8HD9GNAIWRT_MEF/U西南科技大學本科生畢業(yè)論文18圖 39 VSP5010 硬件電路設計西南科技大學本科生畢業(yè)論文19 FPGA 硬件電路設計 Cyclone 系列 FPGA 簡介Altera 公司 Cyclone 系列 FPGA 是目前市場上性價比最優(yōu)且價格最低的FPGA。AS 配置模式電路如圖 310 所示，配置數(shù)據(jù)通過 DATA0 引腳送入 FPGA，配置數(shù)據(jù)被同步在 DCLK 輸入上，1 個時鐘周期傳送 1 位數(shù)據(jù)。元器西南科技大學本科生畢業(yè)論文22件的封裝可以分為針腳式和貼片式。助焊膜涂于焊盤上，可提高焊接性能，通常在電路板上觀察到的比焊盤略大的淺色圓圈就是助焊膜。過沖與下沖是由走線過長和信號變化太快兩方面原因?qū)е碌摹１鞠到y(tǒng)所需要的電壓源共 3 個：12V，為 CCD 正常工作器件供壓；和 ，為 FPGA 和 AFE 供壓。為了充分利用 FPGA 豐富的 I/O 管腳資源，方便電路擴展，增加 I/O 接口 J4 到 30 腳，同西南科技大學本科生畢業(yè)論文26時增加了按鍵數(shù)目。倍頻后的時鐘再通過兩個 24 位的計數(shù)器 lpm counter0 分頻，驅(qū)動電路板上的 LED3 和 LED4，使其不斷閃爍。圖 所示為 FPGA 設計方案。圖 314 系統(tǒng)板正面圖西南科技大學本科生畢業(yè)論文28圖 315 系統(tǒng)板反面圖系統(tǒng)電路板是否設計成功，關鍵要看硬件電路板的各個部分工作狀況。最好的方法就是把去耦電容放在芯片的背面，接地端一致朝里，接電源端通過過孔和芯片對應供電腳相連。因此信號完整性分析在高速電路設計中的作用舉足輕重，只有解決好高速設計中的信號完整性問題，高速系統(tǒng)才能準確、穩(wěn)定地工作。相比較而言，菊鏈法是比較好的布線法，適合于地址或者數(shù)據(jù)總線以及并聯(lián)終端的布線，基本上沒有分支旁路。通孔和過孔間的孔壁，采用與導線相同的材料構成，連接位于不同板層的電路。多層板包含多個工作層，除了頂層、底層，還包括中間層、內(nèi)部電源層和地層等。經(jīng)過鎖相環(huán)輸出的時鐘信號既可以作為內(nèi)部的全局時鐘，也可以輸出到片外供其它電路西南科技大學本科生畢業(yè)論文20使用；多功能的 I/O 結(jié)構支持差分和單端輸入，并與 、32 位、66MHz 的 PCI局部總線兼容，輸出可以根據(jù)需要調(diào)整驅(qū)動能力，并具有三態(tài)緩沖、總線狀態(tài)保持等功能；整個器件的 I/O 引腳分為四個區(qū)，每一個區(qū)可以獨立采用不同的輸入電壓，并可提供不同電壓等級的輸出。通常，黑電平箝位環(huán)路應在每個行周