基于fpga的通用異步收發(fā)器設(shè)計(jì)(編輯修改稿)
2025-07-17 02:14 本頁面
【文章內(nèi)容簡(jiǎn)介】 選擇第八個(gè)數(shù)碼管顯示 endcase endendalways @(disp_dat)begin case(disp_dat) //七段譯碼 439。h0:seg = 839。hc0。 //顯示0 439。h1:seg = 839。hf9。 //顯示1 439。h2:seg = 839。ha4。 //顯示2 439。h3:seg = 839。hb0。 //顯示3 439。h4:seg = 839。h99。 //顯示4 439。h5:seg = 839。h92。 //顯示5 439。h6:seg = 839。h82。 //顯示6 439。h7:seg = 839。hf8。 //顯示7 439。h8:seg = 839。h80。 //顯示8 439。h9:seg = 839。h90。 //顯示9 439。ha:seg = 839。h88。 //顯示a 439。hb:seg = 839。h83。 //顯示b 439。hc:seg = 839。hc6。 //顯示c 439。hd:seg = 839。ha1。 //顯示d 439。he:seg = 839。h86。 //顯示e 439。hf:seg = 839。h8e。 //顯示f endcaseendendmodule發(fā)送模塊主要實(shí)現(xiàn)對(duì)并行數(shù)據(jù)的緩存、并串轉(zhuǎn)換，并把串行數(shù)據(jù)按照既定數(shù)據(jù)幀格式進(jìn)行輸出。數(shù)據(jù)發(fā)送的思想是，當(dāng)啟動(dòng)字節(jié)發(fā)送時(shí)，通過TxD先發(fā)起始位，然后發(fā)數(shù)據(jù)位和奇偶數(shù)效驗(yàn)位，最后再發(fā)停止位，發(fā)送過程由發(fā)送狀態(tài)機(jī)控制，每次中斷只發(fā)送1個(gè)位，經(jīng)過若干個(gè)定時(shí)中斷完成1個(gè)字節(jié)幀的發(fā)送。【1】發(fā)送模塊的代碼如下：module send(clk,clkout,Datain,TXD,TI,WR)。input WR。input [7:0]Datain。 //發(fā)送的一字節(jié)數(shù)據(jù)input clk。output clkout。output TXD,TI。 //串行數(shù)據(jù),發(fā)送中斷reg[9:0]Datainbuf,Datainbuf2。 //發(fā)送數(shù)據(jù)緩存reg WR_ctr,TI,txd_reg。reg [3:0]bint。 //發(fā)送數(shù)據(jù)計(jì)數(shù)器reg [15:0] t。wire clk_equ。parameter cout = 5000。 /*************波特率發(fā)生進(jìn)程****************************/always@(posedge clk)begin if(clk_equ) t = 1639。d0。 else t=t+139。b1。endassign clk_equ = (t == cout)。assign clkout = clk_equ。/*************讀數(shù)據(jù)到緩存進(jìn)程****************************/always@(posedge clk)begin if(WR) begin Datainbuf = {139。b1,Datain[7:0],139。b0}。 //讀入數(shù)據(jù)，并把緩存組成一幀數(shù)據(jù)，10位 WR_ctr = 139。b1。 //置開始標(biāo)志位 end else if(TI==0) WR_ctr = 139。b0。end/*************主程序進(jìn)程****************************/always@(posedge clk)begin if(clk_equ) begin if(WR_ctr==1||bint439。d10) //發(fā)送條件判斷，保證發(fā)送數(shù)據(jù)的完整性 begin if(bint439。d10) begin txd_reg = Datainbuf2[0]。 //從最低位開始發(fā)
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1