存儲器及其組成設計(編輯修改稿)
2025-07-09 18:47 本頁面
【文章內容簡介】 X 譯碼器輸出 64 根選擇線，分別選擇 164 行， Y 譯碼器輸出 16 根選擇線，分別選擇 116 列控制各列的位線控制門。 寫允許 片選 ?16M容量的存儲器 地址范圍： 000000H～ FFFFFFH 由 24根地址線提供地址碼。 ?1M容量的存儲器 地址范圍： 00000H～ FFFFFH 由 20根地址線提供地址碼。 四 .存儲器的讀寫操作 : 系統(tǒng)為每一單元編排一個地址 ， 地址碼為二進制數(shù) ，習慣上寫成 16進制 。 1. 存儲器容量由地址線 “ 寬度 ” 決定： ?4G容量的存儲器 地址范圍： 0000,0000H～ FFFF,FFFFH 由 32根地址線提供地址碼。 例 ：容量為 8KB（ 213B）的存儲器地址范圍： 0000H～ 1FFFH，由 13根地址線提供地址。 A11 A12 A0 0000H 0001H 1FFFH 地 址 譯 碼 器 讀寫控制電路 存儲體 存儲器讀寫命令 數(shù)據(jù)線 D0D8 地址線 : 讀 存儲器過程 某一存儲單元的內容 送往 CPU數(shù)據(jù)線。 CPU通過地址線發(fā)出地址； 由地址譯碼器對地址進行 “ 翻譯 ” , 選中某一存儲單元； CPU發(fā)出存儲器讀命令 , 0000H 存儲器 C P U 地 址 線 A12 A0 1FFFH 地 址 譯 碼 器 讀寫控制電路 CPU控制線 數(shù)據(jù)線 C P U 數(shù)據(jù) 線 A11 0001H 89H 存儲器讀命令 1001000110100 1234H 89H 寫 存儲器過程 0000H 存儲器 C P U 地 址 線 A12 A0 1FFFH 地 址 譯 碼 器 讀寫控制電路 CPU控制線 數(shù)據(jù)線 C P U 數(shù)據(jù) 線 A11 0001H CPU通過地址線發(fā)出地址，并把數(shù)據(jù)放到數(shù)據(jù)線上； 1101000110101 36H CPU發(fā)出存儲器寫命令； 存儲器寫命令 由地址譯碼電路對地址線進行 “ 翻譯 ” ,“選中 ” 某一單元； 1A35H 89H 把數(shù)據(jù)線信息送入 選中的 存儲單元。 36H 微型計算機系統(tǒng)中的存儲器組織 現(xiàn)代計算機中的存儲器處于全機中心地位 容量大，速度快，成本低 ? 為解決三者之間的矛盾，目前通常采用 多級存儲器體系結構 ，即使用 高速緩沖存儲器、主存儲器和外存儲器 。 ? 對存儲器的要求是： 寄存器 Cache 主存儲器 輔助存儲器 名 稱 高速緩沖 存儲器 主存儲器 外存儲器 簡稱 Cache 主存 外存 用 途 高速存取指令和數(shù)據(jù) 存放計算機運行期間的大量程序和數(shù)據(jù) 存放系統(tǒng)程序和大型數(shù)據(jù)文件及數(shù)據(jù)庫 特 點 存取速度快，但存儲容量小 存取速度較快， 存儲容量不大 存儲容量大，位成本低，速度慢 存儲器的用途和特點 存儲器的基本組織 (1) 與 CPU的連接 主要是 地址線、控制線、數(shù)據(jù)線 的連接。 (2) 多個芯片連接 設計的存儲器容量與實際提供的存儲器多有不符。實際使用時，需進行 字和位擴展 (多個芯片連接），組成所需要的實際的存儲器 片容量總容量總片數(shù)/?例如：存儲器容量為 8K 8，若選用 2114芯片 (1K 4)，則需要：
教學教案相關推薦
鄂ICP備17016276號-1