dds信號發(fā)生器電路設計方案(編輯修改稿)
2025-06-01 23:01 本頁面
【文章內容簡介】 然后選擇Signed Line Chart就可出現(xiàn)以上動態(tài)仿真波形。上面的仿真都是基于QuartusⅡ軟件的靜態(tài)功能仿真。動態(tài)仿真是用SignalTapⅡ這一工具捕獲FPGA芯片中實時信號的狀態(tài)，達到硬件和軟件的交互。方波、三角波、鋸齒波的動態(tài)仿真方法與上面一致。 動態(tài)仿真方波 動態(tài)仿真三角波 動態(tài)仿真鋸齒波動態(tài)仿真結束后，將輸出信號附上管腳，用示波器測量輸出最高位信號的頻率，而后與理論值作比較。5000Hz測量波形 示波器測量值：絕對誤差： Δ= |50005000| = 0相對誤差： δ= = 0 5001Hz測量波形 示波器測量值： 絕對誤差： Δ= |50015001| = 0相對誤差： δ= = 05011Hz測量波形 示波器測量值： 絕對誤差： Δ= |50115011| = 0相對誤差： δ= = 015061Hz測量波形 示波器測量值： 絕對誤差： Δ= || = 相對誤差： δ= = %15161Hz測量波形 示波器測量值：絕對誤差： Δ= || = 相對誤差： δ= = %16161Hz測量波形 示波器測量值：絕對誤差： Δ= |61616161| = 0相對誤差： δ= = 0測量好后，將輸出的8位信號接到DAC0832芯片的DI0~DI7輸入腳，將低通濾波器的輸出端接示波器進行測量。1示波器正弦波 輸出頻率絕對誤差： Δ= || = 輸出頻率相對誤差： δ= = % 理論值計算： ~ 0之間第一級靜態(tài)輸出：第一級動態(tài)輸出：，所以 ~ 傳遞函數(shù)，，由此可以算出。 ~ 。Multisim仿真結果：而示波器實測值與理論值相差1倍之多。產生的原因可能是： 電路連接有問題； 示波器檢測的波形發(fā)生變化后沒有進行autoset； 使用了示波器內部增益（）；電路調零不到位；1示波器方波 1示波器三角波 1示波器鋸齒波 六、 問題與改進 輸出頻率只能是內置的幾個值的倍數(shù)，不能直接從鍵盤輸入想要輸出的頻率值。改進方法：由于DE2開發(fā)板只有鍵盤只有四個鍵，所以不能用開發(fā)板上的鍵盤進行頻率輸入，可以外接鍵盤進行頻率輸入。外接一個44鍵盤，將GPIO管腳賦給它，就用它輸入頻率。 頻率只能加不能減。改進方法：增加頻率減小控制鍵，進行頻率減小控制。 輸出頻率范圍較小，低于10kHz。改進方法：修改累加步長控制模塊對頻率的限制，并在后級電路作相應調整。 在低通濾波器后加一級功率放大器，便于對信號進一步放大。 低通濾波器通帶寬度不可控，頻率較大時出現(xiàn)失真。改進方法：由于增益帶寬積的限制，當?shù)屯V波器的增益越大時，通帶寬度就越窄?？蓪⒌屯V波器輸出管腳上的反饋電阻換為電位器，便于對低通濾波器增益的調節(jié)，從而控制通帶寬度。 第二級電路中的反向求和運算電路靜態(tài)通路使用了定值電阻，不方便平移波形。改進方法：將反向求和運算電路中靜態(tài)通路上的定值電阻換為電位器。七、 收獲與體會 在設計數(shù)字電路時使用原理圖加語言編寫有時更顯簡便。比如用語言編寫轉換電路比較簡便，而使用原理圖定制ROM和鎖存器則顯得更簡便。不管如何，最終的目的是相同的。 做模擬電路時最好先使用Multisim等工具進行仿真，這樣在后面的設計中會事半功倍。 做實驗時不僅要知其然，最重要的還是要知其所以然。 實驗時要善于思考，善于總結，為以后的學習工作做積累。 “不放棄”是實驗成功的關鍵。參考文獻：《FPGA/CPLD系統(tǒng)設計與應用開發(fā)》 主編：周淑閣 電子工業(yè)出版社《EDA技術與VHDL設計》 編著：徐志軍 王金明 尹廷輝等 電子工業(yè)出版社《電工電子實驗教程》 主編：王久和 副主編：李春云 蘇進 電子工業(yè)出版社附錄：程序代碼預分頻模塊置數(shù)：LIBRARY IEEE。USE 。USE 。USE 。ENTITY zhishu IS PORT (M:OUT STD_LOGIC_VECTOR (31 DOWNTO 0))。END ENTITY。ARCHITECTURE func OF zhishu IS BEGIN M = 00000101010111100110001110111000。END ARCHITECTURE。累加步長控制模塊步長選擇：LIBRARY IEEE。USE 。USE 。USE 。ENTITY bcxuanze IS PORT (bcxzmaichong:IN STD_LOGIC。 bc:BUFFER STD_LOGIC_VECTOR (19 DOWNTO 0))。END ENTITY。ARCHITECTURE func OF bcxuanze IS SIGNAL bc1:STD_LOGIC_VECTOR (19 DOWNTO 0) := 00000000000000000001。 SIGNAL bc2:STD_LOGIC_VECTOR (19 DOWNTO 0) := 00000000000000001010。 SIGNAL bc3:STD_LOGIC_VECTOR (19 DOWNTO 0) := 00000000000000110010。 SIGNAL bc4:ST
公司管理相關推薦
鄂ICP備17016276號-1