freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

基于dds信號發(fā)生器設(shè)計本科畢業(yè)論文(編輯修改稿)

2024-12-23 21:58 本頁面
 

【文章內(nèi)容簡介】 D/A 轉(zhuǎn)換器 滿量程輸出電流通過一個外接電阻RSET 調(diào)節(jié),調(diào)節(jié)關(guān)系為 ISET=32(), RSET 的典型值是 。將DAC 的輸出經(jīng)低通濾波后接到 AD9851 內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。 AD9851 在接上精密時鐘源和寫入頻率相位控制字之間后就可產(chǎn)生一個頻率和相位都可編程控制的模擬正弦波輸出,此正弦波可直接用作頻率信號 源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在 180MHz 的時鐘下, 32 位的頻率控制字可使 AD9851 的輸出頻率分辨率達(dá) ;并具有 5 位相位控制位,而且允許相位按增量 180176。、 90176。、 45176。、 176。、 176?;蜻@些值的組合進行調(diào)整。 DDS 的工作特點 在 DDS 的波形存儲器中存入正弦波形及方波、三角波、鋸齒波等大量非正弦波形數(shù)據(jù),然后通過手控或用計算機編程對這些數(shù)據(jù)進行控制,就可以任意改變輸出信號的波形。利用 DDS 具有的 快速頻率轉(zhuǎn)換、連續(xù)相位變換、精確的細(xì)調(diào)步進的特點,將其與簡單電路相結(jié)合就構(gòu)成精確模擬仿真各種信號的的最佳方式和手段。這是其它頻率合成方法不能與之相比的。例如它可以模擬各種各樣的神經(jīng)脈沖之類的波形,重現(xiàn)由數(shù)字存儲示波器( DSO)捕獲的波形。 DDS 也是一種理想的調(diào)制器,因為合成信號的三個參量:頻率、相位和幅度均可由數(shù)字信號精確控制,因此 DDS 可以通過預(yù)置相位累加器的初始值來精確地控制合成信號的相位,從而達(dá)到調(diào)制的目的。 現(xiàn)代通信技術(shù)中調(diào)制方式越來越多, BPSK, QPSK, MSK 都需要對載波進行精確的相位控制。而 DDS 的合成信號的相位精度由相位累加器的位數(shù)決定。一個 32 位的相位累加器可產(chǎn)生 43 億個離散的相位電平,而相位精度可控制在微控制器 頻率 寄存器 相位 控制字 ∑ ∑ 波形 數(shù)據(jù)表 LPF 相位累加器 DAC 相位 寄存器 寄存器 圖 AD9851 的結(jié)構(gòu)框圖 武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 7 810- 3 度的范圍內(nèi),因此,在轉(zhuǎn)換頻率時,只要通過預(yù)置相位累加器的初始值,即可精確地控制合成信號的相位,很容易實現(xiàn)各種數(shù)字調(diào)制方式。 ,作為理想的頻率源 DDS 能有效地實現(xiàn)頻率精調(diào),它可以在許多鎖相環(huán)( PLL)設(shè)計中代替多重環(huán)路。在一個 PLL 中保持適當(dāng)?shù)姆诸l比關(guān)系,可以將 DDS 的高頻率分辨率及快速轉(zhuǎn)換時間特性與鎖相環(huán)路的輸出頻率高 、寄生噪聲和雜波低的特點有機地結(jié)合起來,從而實現(xiàn)更為理想的 DDS+ PLL 混合式頻率合成技術(shù)。 在頻率粗調(diào)時用 PLL 來覆蓋所需工作頻段,選擇適當(dāng)?shù)姆诸l比可獲得較高的相位噪聲,而 DDS 被用來覆蓋那些粗調(diào)增量,在其內(nèi)實現(xiàn)頻率精調(diào)。這種方案以其優(yōu)越的相位穩(wěn)定性和極低的顫噪效應(yīng)滿足了各種系統(tǒng)對頻率源苛刻的技術(shù)要求。這也是目前開發(fā)應(yīng)用 DDS 技術(shù)最廣泛的一種方法。 武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 8 第 3 章 系統(tǒng)的硬件電路設(shè)計 本課題的功能電路與相關(guān)部件較多,為了便于研制期間的調(diào)試與最終成品的產(chǎn)業(yè)化,系統(tǒng)采用了模塊化的思想進行設(shè)計。先把 各個相關(guān)的電路與部件做成相互獨立的分離模塊,而系統(tǒng)的功能則是通過各模塊間的級聯(lián)來完成的。下面將分別敘述各功能模塊及其中所用到的器件、電路以及在系統(tǒng)設(shè)計、調(diào)試過程中應(yīng)該注意的問題。 單片機控制電路 AT89C52 是 INTEL 公司 MCS51 系列單片機中基本的產(chǎn)品,它采用 ATMEL公司可靠的 CMOS 工藝技術(shù)制造的高性能 8 位單片機,屬于標(biāo)準(zhǔn)的 MCS51 的HCMOS 產(chǎn)品。它結(jié)合了 CMOS 的高速和高密度技術(shù)及 CMOS 的低功耗特征,它基于標(biāo)準(zhǔn)的 MCS51 單片機體系結(jié)構(gòu)和指令系統(tǒng),屬于 89C52 增強型 單片機版本,集成了時鐘輸出和向上或向下計數(shù)器等更多的功能,適合于類似馬達(dá)控制等應(yīng)用場合。 AT89C52 內(nèi)置 8 位中央處理單元、 256 字節(jié)內(nèi)部數(shù)據(jù)存儲器 RAM、8k 片內(nèi)程序存儲器( ROM) 32 個雙向輸入 /輸出 (I/O)口、 3 個 16 位定時 /計數(shù)器和 5 個兩級中斷結(jié)構(gòu),一個全雙工串行通信口,片內(nèi)時鐘振蕩電路。此外 AT89C52還可工作于低功耗模式,可通過兩種軟件選擇空閑和掉電模式。在空閑模式下凍結(jié) CPU而 RAM 定時器、串行口和中斷系統(tǒng)維持其功能。掉電模式下,保存 RAM數(shù)據(jù),時鐘振蕩停止,同時停止芯片內(nèi)其它功能。 AT89C52 有 PDIP(40pin)和PLCC(44pin)兩種封裝形式。 單片機與鍵盤的接口 XTAL1 是片內(nèi)振蕩器的反相放大器輸入端, XTAL2 則是輸出端,使用外部振蕩器時,外部振蕩信號應(yīng)直接加到 XTAL1,而 XTAL2 懸空。內(nèi)部方式時,時鐘發(fā)生器對振蕩脈沖二分頻,如晶振為 12MHz,時鐘頻率就為 6MHz。晶振的頻率可以在 1MHz24MHz 內(nèi)選擇。電容取 30PF 左右。 AT89C52 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器,引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。這 個放大器與作為反饋元件的片外石英晶體或者陶瓷諧振器一起構(gòu)成自激振蕩器。片外石英晶體或者陶瓷諧振器及電容 C C21 接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對外接電容 C C21 雖然沒有十分嚴(yán)格的要求,但電容容量的大小會輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序及溫度穩(wěn)定性,這里采用電容 30pF,晶振采用 。 AT89C52 的外部復(fù)位電路有上電自動復(fù)位和手動按鍵復(fù)位。上電復(fù)位電容武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 9 充電來實現(xiàn)。手動按鍵復(fù)位又分為按鍵電平復(fù)位和按鍵脈沖復(fù)位。按鍵電平復(fù)位電路是在普通 RC 復(fù)位電路 的基礎(chǔ)上接一個有下拉電阻 10k、上拉電容 10μf 接VCC, 電源由開關(guān)接至復(fù)位腳(和上拉電容并聯(lián)),上拉電容支路負(fù)責(zé)在 “上電 ”瞬間實施復(fù)位;開關(guān)通過 10k 下拉電阻分壓器,保證對單片機實施按鍵電平復(fù)位。電路圖如 圖所示 。 單片機通過 CD4068 與按鍵相連,從而用按鍵來控制 單片機內(nèi)部指令的發(fā)送。 電路圖如 所 示。 圖 單片機控制電路原理圖 圖 單片機與鍵盤的電路連接圖 武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 10 單片機與液晶的接口 ( 1) LCD1602 的主要性能 1602 型 LCD可以顯示 2 行 16個 字符,有 8 位數(shù)據(jù)總線 D0~ D7 和 RS, R/W,EN 三個控制端口,工作電壓為 5V,并且具有字符對比度調(diào)節(jié)和背光功能。 1602 型 LCD 的接口信號說明,如表 所示: 表 LCD1602 接口說明 編號 符號 引腳說明 編號 符號 引腳說明 1 VSS 電源地 9 D2 Data I/O 2 VDD 電源正極 10 D3 Data I/O 3 VL 液晶顯示偏壓信號 11 D4 Data I/O 4 RS 數(shù)據(jù) /命令選擇端( H/L) 12 D5 Data I/O 5 R/W 讀寫選擇端( H/L) 13 D6 Data I/O 6 E 使能信號 14 D7 Data I/O 7 D0 Data I/O 15 BLA 背光源正極 8 D1 Data I/O 16 BLK 背光源負(fù)極 讀狀態(tài):輸入: RS=L, RW=H, E=H 輸出: D0~ D7=狀態(tài)字 讀數(shù)據(jù):輸入: RS=H, RW=H, E=H 輸出:無 寫指令:輸入: RS=L, RW=L, D0~ D7=指令碼, E=高脈沖 輸出: D0~ D7 寫數(shù)據(jù):輸入: RS=H, RW=L, D0~ D7=數(shù)據(jù), E=高脈沖 輸出:無 ( 2) LCD 與單片機的 連接 圖 LCD 與單片機的接口電路 武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 11 在實際的接線中, 1602 的 DB0—DB7 與 89S52 的 P0 口相接, RS 與 相接, R/W 與 相接, E 與 相接。 VL 與地之間接一個 10k 的滑動變阻器來到 LCD1602 初始顯示的調(diào)節(jié)。 單片機與 AD9851 的接口 單片機與 AD9851 的接口既可采用并行方式 ,也可采用串行方式 ,但為了充分發(fā)揮芯片的高速性能 ,應(yīng)在單片機資源允許的情況下盡可能選擇并行方式 ,本設(shè)計重點介紹其并行方式的接口。 I/O 方式并行接口 I/ O 方式的并行接口電路比較簡單 ,但占用單片機資 源相對較多 ,圖 是 I/O方式并行接口的電路 AD9851的數(shù)據(jù)線 D0~ D7與 P1口相連 , FQ_UD和 W_CLK分別與 (10引腳 )和 (11引腳 )相連 ,所有的時序關(guān)系均可通過軟件控制實現(xiàn)。 基于 DDS 的波形合成電路 信號的產(chǎn)生由 DDS 芯片 AD9851 與運放 OPA690 組成。用戶通過鍵盤輸入的信號被 AT89C52 接收,并經(jīng)其處理后將計算出的控制字傳送給 AD9851,由AD9851 產(chǎn)生頻率幅度可控的信號,但 AD9851 是正負(fù)電流輸出,需通過電阻轉(zhuǎn)化為電壓,再通過運算放大電器 OPA690 組成的放大電路進行電壓放大,送到下一級電路進行工作。 下面先具體紹 AD9851 和 OPA690 的性能和特點,再介紹由它們組成的波形合成電路。 圖 AD9851 與單片機的接口電路 武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 12 AD9851 的性能和特點 本系統(tǒng)采用了美國模擬器件公司生產(chǎn)的高集成度產(chǎn)品 AD9851 芯片。AD9851 是在 AD9850 的基礎(chǔ)上,做了一些改進以后生成的具有新功能的 DDS 芯片。 AD9851 相對于 AD9850 的內(nèi)部結(jié)構(gòu),只是多 了一個 6 倍參考時鐘倍乘器,當(dāng)系統(tǒng)時鐘為 180MHz 時,在參考時鐘輸入端,只需輸入 30MHz 的參考時鐘即可。 AD9851 是由數(shù)據(jù)輸入寄存器、頻率 /相位寄存器、具有 6 倍參考時鐘倍乘器的 DDS 芯片、 10 位的模 /數(shù)轉(zhuǎn)換器、內(nèi)部高速比較器這幾個部分組成。其中具有 6 倍參考時鐘倍乘器的 DDS 芯片是由 32 位相位累加器、正弦函數(shù)功能查找表、 D/A 變換器以及低通濾波器集成到一起。這個高速 DDS 芯片時鐘頻率可達(dá) 180MHz, 輸出頻率可達(dá) 70 MHz,分辨率為 ,能滿足本設(shè)計的要求。 AD9851 采用 28 引腳的 SSOP 表面封裝,其引腳排列如圖 所示,各引腳定義如下: D0~ D7: 8 位數(shù)據(jù)輸入口,可給內(nèi)部寄存器裝入 40 位控制數(shù)據(jù)。 PGND: 6 倍參考時鐘倍乘器地。 PVCC: 6 倍參考時鐘倍乘器電源。 WCLK:字裝入信號,上升沿有效。 FQUD:頻率更新控制信號,時鐘上升沿確認(rèn)輸入數(shù)據(jù)有效。 FREFCLOCK:外部參考時鐘輸入。 CMOS/TTL 脈沖序列可直接或間接地加到 6 倍參考時鐘倍乘器上。在直接方式中,輸入頻率即是系統(tǒng)時鐘;在 6 倍參考時鐘倍乘器方式,系統(tǒng)時鐘為倍乘器輸出。 AGND:模擬地。 AVDD:模擬電源 (+5V )。 DGND:數(shù)字地。 DVDD:數(shù)字電源 (+5V )。 RSET、 DAC:外部復(fù)位連接端。 VOUTN:內(nèi)部比較器負(fù)向輸出端。 VOUTP:內(nèi)部比較器正向輸出端。 VINN:內(nèi)部比較器的負(fù)向輸入端。 VINP:內(nèi)部比較器的正向輸入端。 DACBP: DAC 旁路連接端。 IOUTB: “互補 ”DAC 輸出。 圖 AD9851 管腳示意圖 武漢大學(xué)珞珈學(xué)院本科畢業(yè)論文 13 IOUT:內(nèi)部 DAC 輸出端。 RESET:復(fù)位端。低電平清除 DDS 累加器和相位延遲器為 0Hz 和 0 相位,同時置數(shù)據(jù)輸入為串行模式以及禁止 6 倍參考時鐘倍乘器工作。 OPA690 的性能與特點 OPA690 是一個可提供高寬帶,且單位增益穩(wěn)定,高轉(zhuǎn)換率輸入,輸出功率能力強的差分輸入電壓反饋運算放大器。 OPA690 采用 8 引腳的 SSOP 表面封裝,其引腳排列如圖 所示,各引腳定義如下: +VS:正電壓。 VS :負(fù)電壓。 Output:輸出 端。 Inverting Input :反相輸入。 Noninverting Input :非反相輸入。
點擊復(fù)制文檔內(nèi)容
研究報告相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1