【文章內(nèi)容簡(jiǎn)介】 鐘。在此時(shí)鐘的上升沿,DDS將刷新已輸入到數(shù)據(jù)輸入寄存器中的頻率（或相位）字,使數(shù)據(jù)輸入寄存器歸零。D0～D7：8bits數(shù)據(jù)輸入。這是一個(gè)用于重復(fù)輸入32bits頻率和8bits相位/頻率控制字的8bits數(shù)據(jù)端口,D7是高位,D0是最低位（25腳）,它還是40bits串行數(shù)據(jù)輸入端口。RESRT：重新設(shè)置。這是整片重新設(shè)置功能,當(dāng)此腳置高電平時(shí),它清除（除輸入寄存器）的所有寄存器,DAC的輸出在一個(gè)追加的時(shí)鐘T后變成COSO。IOUT：DAC的模擬電流輸出。IOUTB：DAC的補(bǔ)充模擬電流輸出。DACBL：DAC基準(zhǔn)線,這是DAC基準(zhǔn)電壓參考。VIN：不轉(zhuǎn)換電平輸入,這是比較器的同相輸入。VINN：轉(zhuǎn)換電平輸入,這是比較器的反相輸入。QOUT：輸出為真,這是比較器的真正輸出。QOUTB：輸出補(bǔ)充,這是比較器的補(bǔ)充輸出。圖25 AD9850組成框圖AD9850內(nèi)含可編程DDS系統(tǒng)和高速比較器,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。可編程DDS系統(tǒng)的核心是相位累加器,它由一個(gè)加法器和一個(gè)N位相位寄存器組成, N一般為24～32。每來(lái)一個(gè)外部參考時(shí)鐘,相位寄存器便以步長(zhǎng)M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)正弦波周期的數(shù)字幅度信息,每一個(gè)地址對(duì)應(yīng)正弦波中范圍的一個(gè)相位點(diǎn)。查詢表把輸入地址的相位信息映射成正弦波幅度信號(hào),然后驅(qū)動(dòng)DAC以輸出模擬量。相位寄存器每過(guò)個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次,相應(yīng)地正弦查詢表每經(jīng)過(guò)一個(gè)循環(huán)也回到初始位置,從而使整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期,頻率f,、分別為外部參考時(shí)鐘的周期和頻率。AD9850采用32位的相位累加器將信號(hào)截?cái)喑?4位輸入到正弦查詢表,查詢表的輸出再被截?cái)喑?0位后輸入到DAC, DAC再輸出兩個(gè)互補(bǔ)的電流[8]。DAC滿量程輸出電流通過(guò)一個(gè)外接電阻RSET調(diào)節(jié),調(diào)節(jié)關(guān)系為： 公式（22） 。將DAC的輸出經(jīng)低通濾波后接到AD9850內(nèi)部的高速比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。其內(nèi)部結(jié)構(gòu)如圖26所示。圖26 AD9850內(nèi)部結(jié)構(gòu)AD9850在接上精密時(shí)鐘源和寫(xiě)入頻率相位控制字之后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出,此正弦波可直接用作頻率信號(hào)源或經(jīng)內(nèi)部的高速比較器轉(zhuǎn)換為方波輸出。在125MHz的時(shí)鐘下, 。并具有5位相位控制位,而且允許相位按增量180176。、90176。、45176。、176。、176?；蜻@些值的組合進(jìn)行調(diào)整。 AD9850的控制字與控制時(shí)序AD9850有40位控制字, 32位用于頻率控制,5位用于相位控制, 1位用于電源休眠(Power down)控制, 2位用于選擇工作方式。這40位控制字可通過(guò)并行方式或串行方式輸入到AD9850,圖27是控制字并行輸入的控制時(shí)序圖,在并行裝入方式中,通過(guò)8位總線D0…D7將可數(shù)據(jù)輸入到寄存器,在重復(fù)5次之后再在FQUD上升沿把40位數(shù)據(jù)從輸入寄存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位),同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。接著在WCLK的上升沿裝入8位數(shù)據(jù),并把指針指向下一個(gè)輸入寄存器,連續(xù)5個(gè)WCLK上升沿后, WCLK的邊沿就不再起作用,直到復(fù)位信號(hào)或FQUD上升沿把地址指針復(fù)位到第一個(gè)寄存器。圖27 控制字并行輸入時(shí)序圖28 控制字串行輸入的時(shí)序圖在串行輸入方式,WCLK上升沿把25引腳的一位數(shù)據(jù)串行移入,當(dāng)移動(dòng)40位后,用一個(gè)FQ_UD脈沖即可更新輸出頻率和相位。圖28是相應(yīng)的控制字串行輸入的控制時(shí)序圖。AD9850的復(fù)位(RESET)信號(hào)為高電平有效,且脈沖寬度不小于5個(gè)參考時(shí)鐘周期。AD9850的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī)的時(shí)鐘頻率,因此AD9850的復(fù)位(RESET)端可與單片機(jī)的復(fù)位端直接相連。表21 AD9850串行裝載的數(shù)據(jù)結(jié)構(gòu)位代號(hào)功能位代號(hào)功能位代號(hào)功能位代號(hào)功能W0Freqb0(LSB)W10Freqb10W20Freqb20W30Freqb30W1Freqb1W11Freqb11W21Freqb21W31Freqb31(MSB)W2Freqb2W12Freqb12W22Freqb22W32ControlW3Freqb3W13Freqb13W23Freqb23W33ControlW4Freqb4W14Freqb14W24Freqb24W34PowerDownW5Freqb5W15Freqb15W25Freqb25W35Phaseb0(LSB)W6Freqb6W16Freqb16W26Freqb26W36Phaseb 1W7Freqb7W17Freqb17W27Freqb27W37Phaseb 2W8Freqb8W18Freqb18W28Freqb28W38Phaseb 3W9Freqb9W19Freqb19W29Freqb29W39Phaseb4在表21中,位W0～W31的32位是頻率控制字,改變它的內(nèi)容可以改變AD9850的輸出頻率。位W32和W33用于工廠測(cè)試,應(yīng)向這兩位賦0。位W34用來(lái)控制AD9850的上電和掉電,當(dāng)不需要輸出信號(hào)時(shí),通過(guò)打這一位置1來(lái)實(shí)現(xiàn)掉電。位W35～W39的5位是相位控制字,改變它的內(nèi)容可以改變AD9850的輸出相位。串行裝載時(shí),AD9850的D7引腳和W_CLK引腳組成同步串行接口,這個(gè)接口可以直接與89S52相接連。40位控制/數(shù)據(jù)字通過(guò)AD9850的D7引腳在W_CLK引腳的脈沖信號(hào)上升邊沿作用下分40次裝入。W0在前,W39在后,依次裝入。完成40位控制/數(shù)據(jù)字的裝載后,FQ_UD引腳的脈沖信號(hào)上升沿刷新AD9850的工作狀態(tài),同時(shí)復(fù)位寄存器指針,準(zhǔn)備下一次位控制/數(shù)據(jù)字的裝入。 AD9850頻率穩(wěn)定度及頻率準(zhǔn)確度大連理工學(xué)院曾做過(guò)關(guān)于AD9850正弦信號(hào)發(fā)生器實(shí)驗(yàn)，以下是頻率輸出測(cè)試記錄表22：表22 信號(hào)發(fā)生器頻率輸出測(cè)試記錄：標(biāo)稱值/KHz實(shí)測(cè)頻率/KHz注：每一標(biāo)稱值測(cè)量6次評(píng)價(jià)值/KHz準(zhǔn)確度%55．00511．0011000，AD9850的頻率準(zhǔn)確度達(dá)到104級(jí)。由于一般頻率穩(wěn)定度都至少比準(zhǔn)確度在數(shù)值上小一個(gè)等級(jí)，因此頻率穩(wěn)定度可達(dá)到105級(jí)，符合目標(biāo)要求。3 基于DDS的信號(hào)源硬件設(shè)計(jì)基于DDS的函數(shù)信號(hào)源的硬件電路從結(jié)構(gòu)上可以分為DDS核心、單片機(jī)控制器、接口電路、輸入輸出電路、放大電路、積分電路、顯示電路、采樣與A/D轉(zhuǎn)換模塊、電源模塊等。AD9850有兩種與微機(jī)并行打印口相連的評(píng)估版,并配有Windows下運(yùn)行的軟件,可以作為應(yīng)用參考,但運(yùn)用單片機(jī)實(shí)現(xiàn)對(duì)DDS的控制與微機(jī)實(shí)現(xiàn)的控制相比,具有編程控制簡(jiǎn)便、接口簡(jiǎn)單、成本低、容易實(shí)現(xiàn)系統(tǒng)的小型化等優(yōu)點(diǎn),因此普遍采用MCS單片機(jī)作為控制核心來(lái)向AD9850發(fā)送控制字。 系統(tǒng)總體硬件框圖本系統(tǒng)設(shè)計(jì)由MSC單片機(jī)、DDS芯片AD9850、LED驅(qū)動(dòng)芯片MAX721低通濾波器、A/D轉(zhuǎn)換電路、積分電路、放大電路、電源以及其他外圍電路組成,系統(tǒng)硬件組成框圖如圖31所示。31 系統(tǒng)硬件組成框圖其中,單片機(jī)用來(lái)實(shí)現(xiàn)對(duì)整個(gè)系統(tǒng)的控制,本設(shè)計(jì)選用的是性價(jià)比高、低功耗、高性能的AT89C52單片機(jī)。信號(hào)的頻率、初始相位控制字通過(guò)與單片機(jī)相連接的鍵盤(pán)(4X4)輸入,經(jīng)單片機(jī)處理后轉(zhuǎn)換為頻率/相位控制字通過(guò)接口電路送至DDS芯片,然后在DDS的D/A轉(zhuǎn)換器的模擬輸出端接一個(gè)低通濾波器便可得到所需的正弦波信號(hào)。將產(chǎn)生的正弦信號(hào)經(jīng)A/D轉(zhuǎn)換后送回至AT89C52,通過(guò)計(jì)算得出信號(hào)的頻率值和瞬時(shí)電壓值,并通過(guò)共陰極LED顯示出來(lái)。AD9850內(nèi)部有集成比較器因此將產(chǎn)生的正弦信號(hào)通過(guò)該比較器便可得到方波信號(hào),方波信號(hào)再經(jīng)過(guò)一個(gè)積分電路便可得到三角波信號(hào)了。由于積分電路對(duì)于固定頻率的方波轉(zhuǎn)換成三角波，如果頻率變化就要改變積分電路參數(shù)，不然會(huì)嚴(yán)重失真，因此積分電路中加入了一個(gè)電容八選一模塊。AT89C52與AD985O的接口可采用并行方式也可以采用串行方式,考慮數(shù)據(jù)的傳輸效率,本設(shè)計(jì)采用的是并行接口方式。由于單片機(jī)I/O口的資源不夠用，并且為了避免總線沖突,在單片機(jī)與AD985O之間利用CMOS芯片74HC3774HC245鎖存器進(jìn)行輸入數(shù)據(jù)的緩沖以及端口擴(kuò)展,以使系統(tǒng)更加穩(wěn)定,可靠的工作。DDS的輸出頻譜里含有一些鏡像頻率的成分,為了使輸出的頻率不受外界和一些雜波的干擾,需用一個(gè)低通濾波器濾除這些鏡像頻率,本設(shè)計(jì)中低通濾波器設(shè)計(jì)為橢圓濾波器。本課題用九階橢圓濾波器進(jìn)行仿真，通過(guò)數(shù)據(jù)記錄并計(jì)算，得出橢圓濾波器的失真度遠(yuǎn)小于1%，然而系統(tǒng)中的波形失真主要來(lái)自濾波，因此可說(shuō)明本系統(tǒng)的失真度小于1%。系統(tǒng)設(shè)有兩個(gè)顯示模塊,一個(gè)是信號(hào)頻率,用6位共陰極LED顯示,一個(gè)是正弦波形瞬時(shí)電壓,用4位共陰極LED顯示,這兩個(gè)模塊中的LED均采用美國(guó)MAXIM公司生產(chǎn)的專用驅(qū)動(dòng)芯片MAX7219驅(qū)動(dòng)。，最大輸入功率只有155mW，不能達(dá)到本課題功率大于1W的要求，因此加入放大模塊。畫(huà)出總體框圖以后就開(kāi)始分模塊設(shè)計(jì)各部分電路,并且用Protel99se畫(huà)圖工具畫(huà)出硬件電路圖。 MCU主控部分硬件設(shè)計(jì)AD9850所需輸入的控制字由單片機(jī)提供,這種方式比較靈活,通過(guò)編制的程序,用戶操作連接在單片機(jī)上的鍵盤(pán)即可方便地調(diào)節(jié)輸出信號(hào)的頻率和相位。單片機(jī)技術(shù)經(jīng)過(guò)幾十年的發(fā)展己經(jīng)很成熟了。單片機(jī)現(xiàn)在已經(jīng)有數(shù)十個(gè)品牌,而且性能也非常穩(wěn)定可靠,本課題選用的是常用的MCS系列單片機(jī)中的AT89C52,AD9850的硬件接口非常適合像MCS這樣的單片機(jī)對(duì)其編程,這樣只要按照配置時(shí)序?qū)π酒M(jìn)行簡(jiǎn)單的配置,芯片就能輸出所需的波形。 AT89C52的功能和結(jié)構(gòu)單片機(jī)AT89C52的主要性能分別為：與MCS單片機(jī)產(chǎn)品兼容；8K字節(jié)在系統(tǒng)可編程Flash存儲(chǔ)器；1000次擦寫(xiě)周期；全靜態(tài)操作：0Hz～33Hz、三級(jí)加密程序存儲(chǔ)器、 32個(gè)可編程I/O口線、三個(gè)16位定時(shí)器/計(jì)數(shù)器、八個(gè)中斷源、全雙工UART串行通道、低功耗空閑和掉電模式、雙數(shù)據(jù)指針、掉電標(biāo)識(shí)符。AT89C52是一種低功耗、高性能CMOS8位微控制器,具有8K 在系統(tǒng)可編程Flash 存儲(chǔ)器。使用ATMEL公司高密度非易失性存儲(chǔ)器技術(shù)制造,與工業(yè)80C51 產(chǎn)品指令和引腳完全兼容。片上Flash允許程序存儲(chǔ)器在系統(tǒng)可編程,亦適于常規(guī)編程器。在單芯片上,擁有靈巧的8 位CPU 和在系統(tǒng)可編程Flash,使得AT89C52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案。AT89C52具有以下標(biāo)準(zhǔn)功能：8k字節(jié)Flash、256字節(jié)RAM、32 位I/O 口線、2個(gè)數(shù)據(jù)指針、三個(gè)16 位定時(shí)器/計(jì)數(shù)器、一個(gè)6向量2級(jí)中斷結(jié)構(gòu)、全雙工串行口、片內(nèi)晶振及時(shí)鐘電路。另外,AT89C52 可降至0Hz 靜態(tài)邏輯操作,支持2種軟件可選擇節(jié)電模式。空閑模式下,CPU停止工作,允許RAM、定時(shí)器/計(jì)數(shù)器、串口、中斷繼續(xù)工作。掉電保護(hù)方式下,RAM內(nèi)容被保存,振蕩器被凍結(jié),單片機(jī)一切工作停止,直到下一個(gè)中斷或硬件復(fù)位為止。 AT89C52的I/O口規(guī)劃AT89C52有4組8位I/O口:PO、Pl、P2和P3。Pl、P2和P3為準(zhǔn)雙向口,P0口則為雙向三態(tài)輸入輸出口。在本設(shè)計(jì)中四個(gè)I/O口都用到了,但仍然難以滿足端口數(shù)，因此其中P0口用作三態(tài)輸入口,擴(kuò)展后接AD9850、八選一電路以及A/D轉(zhuǎn)換后的八位量化編碼到單片機(jī)處理,然后轉(zhuǎn)化位BCD碼通過(guò)串口輸出。P1接鍵盤(pán)，鍵盤(pán)輸入的數(shù)值通過(guò)P1口送至AT89C52單片機(jī),經(jīng)過(guò)單片機(jī)處理轉(zhuǎn)換成頻率控制字以后再通過(guò)P1口送至AD985O。、。P3口,、,。值得注意的是當(dāng)P1口作為通用的I/O口使用時(shí),由于輸出電路三極管漏極開(kāi)路,因此,必須在P1口外接上拉電阻(通常外接電阻為:5~10KΩ),才能有高電平輸出AT89C52的外圍電路如下圖32中的圖(a)AT89C52,圖(b)擴(kuò)展口所示。其中的74HC373芯片管腳功能如下：OE：Output Enable,輸出使能，低電平有效；LE：Latch Enable,數(shù)據(jù)鎖存使能,latch是鎖存的意思；Dn：第n路輸入數(shù)據(jù)；Qn：第n路輸出數(shù)據(jù)。74HC245引腳說(shuō)明： 第1腳DIR，為輸入輸出端口轉(zhuǎn)換用，DIR=“1”高電平時(shí)信號(hào)由“A”端輸入“B”端輸出，DIR=“0”低電平時(shí)信號(hào)由“B”端輸入“A”端輸出。 第2~9腳“A”信號(hào)輸入輸出端，A0=B0，A7=B7，A0與B0是一組，如果DIR=“1”O(jiān)E=“0”則A1輸入B1輸出，其它類(lèi)同。如果DIR=“0”O(jiān)E=“0”則B1輸入A1輸出，其它類(lèi)同。 第11~18腳“B”信號(hào)輸入輸出端，功能與“A”端一樣，不再描述。 第19腳OE，使能端，若該腳為“1”A/B端的信號(hào)將不導(dǎo)通，只有為“0”時(shí)A/B端才被啟用，該腳也就是起到開(kāi)關(guān)的作用。 第10腳GND，電源地。 第20腳VCC，電源正極。(a) AT89C52（b） 擴(kuò)展口圖32 AT89C52的外圍電路 AD985O外圍電路設(shè)計(jì) 晶振的選擇晶振是晶體振蕩器的簡(jiǎn)稱,在電氣上它可以等效成一個(gè)電容和一個(gè)電阻并聯(lián)再串聯(lián)一個(gè)電容的二端網(wǎng)絡(luò),這個(gè)網(wǎng)絡(luò)有兩個(gè)諧振點(diǎn),以頻率的高低分其中較低的頻率是串聯(lián)諧振,較高的頻率是并聯(lián)諧振。由于晶體自身的特性致使這兩個(gè)頻率的距離相當(dāng)接近,在這個(gè)極窄的頻率范圍