集成電路設計導論ppt課件(編輯修改稿)
2025-05-26 03:20 本頁面
【文章內容簡介】 成的基本單元鋪滿整個芯片（除 I/O區(qū)外），基本單元之間無氧化隔離區(qū)，布線通道不確定，宏單元連線在無用器件區(qū)上進行。 門陣列法和門海 電子科學與工程學院 南京郵電大學 2022612 8 邏 輯 網(wǎng) 表邏 輯 模 擬封 裝F o u n d r y向F o u n d r y提 供網(wǎng) 表布 局 布 線掩 膜 版 圖版 圖 檢 查/網(wǎng) 表 和 參 數(shù) 提 取/網(wǎng) 表 一 致 性 檢 查后 仿 真產 生 測 試 向 量綜 合生 成 延 遲文 件單 元 庫寄 存 器 傳 輸級 行 為 描 述設 計 中 心行 為 仿 真制 版/流 片/測 試/ 門陣列法設計流程圖 電子科學與工程學院 南京郵電大學 2022612 9 門陣列方法的設計特點： 設計周期短，設計成本低，適合設計適當規(guī)模、中等性能、要求設計時間短、數(shù)量相對較少的電路。 不足：設計靈活性較低；門利用率低；芯片面積浪費。 門海方法的設計特點： 門利用率高，集成密度大，布線靈活，保證布線布通率。 不足：仍有布線通道，增加通道是單元高度的整數(shù)倍，布線通道下的晶體管不可用。 電子科學與工程學院 南京郵電大學 2022612 10 1）標準單元法 概念： 從標準單元庫中調用事先經(jīng)過精心設計的邏輯單元，并排 列成行，行間留有可調整的布線通道，再按功能要求將各內部單
教學課件相關推薦
鄂ICP備17016276號-1